基于FPGA的四階IIR數(shù)字濾波器
標(biāo)簽： FPGA IIR 數(shù)字濾波器
上傳時間： 2013-10-17
上傳用戶：fanxiaoqie
基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計(jì)
標(biāo)簽： FPGA 數(shù)字濾波 系統(tǒng)設(shè)計(jì)
上傳時間： 2013-11-07
上傳用戶：erkuizhang
軟件無線電中 基于FPGA的 CIC抽取濾波器的 設(shè)計(jì) 主要目的用于給高速信號進(jìn)行減速處理
標(biāo)簽： fpga cic 濾波器
上傳時間： 2014-12-28
上傳用戶：chukeey
很有用的一篇基于FPGA的視頻圖像處理系統(tǒng)的論文
標(biāo)簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時間： 2013-10-18
上傳用戶：dave520l
提出一種基于FPGA的實(shí)時視頻信號處理平臺的設(shè)計(jì)方法，該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號，對接收的視頻信號進(jìn)行格式和彩色空間轉(zhuǎn)換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進(jìn)行幀率提高，最后通過VGA控制模塊對圖像信號進(jìn)行像素放大并在VGA顯示器上實(shí)時顯示。整個設(shè)計(jì)使用Verilog HDL語言實(shí)現(xiàn)，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進(jìn)行了驗(yàn)證。
標(biāo)簽： FPGA 實(shí)時視頻 信號處理平臺
上傳時間： 2013-11-10
上傳用戶：sjb555
為了實(shí)現(xiàn)對非相干雷達(dá)的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言，設(shè)計(jì)了一種基于FPGA的DSU硬件實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明基于FPGA的DSU方法可以提高程序的執(zhí)行效率和系統(tǒng)的實(shí)時性，可實(shí)現(xiàn)非相參雷達(dá)的相參化功能。
標(biāo)簽： FPGA 數(shù)字穩(wěn)定校正
上傳時間： 2013-10-14
上傳用戶：603100257
基于FPGA的FFT算法實(shí)現(xiàn)
標(biāo)簽： FPGA FFT 算法
上傳用戶：chongchongsunnan
基于FPGA的循環(huán)冗余校驗(yàn)算法實(shí)現(xiàn)
標(biāo)簽： FPGA 循環(huán)冗余 校驗(yàn)算法
上傳時間： 2013-10-09
上傳用戶：busterman
基于FPGA的FIR數(shù)字濾波器算法實(shí)現(xiàn)
標(biāo)簽： FPGA FIR 數(shù)字濾波器 算法
上傳時間： 2013-11-12
上傳用戶：xz85592677
在軟件無線電數(shù)字接收機(jī)中，從AD前端采集過來的數(shù)字信號頻率高達(dá)72 MHz，如此高的頻率使得后端DSP不能直接完成相關(guān)的數(shù)字信號處理任務(wù)。因此合理的設(shè)計(jì)基于FPGA的DDC，以降低數(shù)字信號頻率，方便后端DSP實(shí)時完成相關(guān)的數(shù)字信號處理任務(wù)就顯得尤為重要。在很多數(shù)字信號處理系統(tǒng)中，數(shù)字信號頻率是非常高的，而后端數(shù)字信號處理器件幾乎不能滿足系統(tǒng)的實(shí)時性要求，此時通過合理的設(shè)計(jì)DDC就可以解決上述問題。
標(biāo)簽： FPGA DDC 仿真
上傳用戶：432234
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
