為了研制高性能的全數(shù)字永磁同步電機(jī)驅(qū)動(dòng)系統(tǒng)，本文提出了一種基于FPGA的單芯片驅(qū)動(dòng)控制方案。它采用硬件模塊化的現(xiàn)代EDA設(shè)計(jì)方法，使用VHDL硬件描述語言，實(shí)現(xiàn)了永磁同步電機(jī)矢量控制系統(tǒng)的設(shè)計(jì)。方案包括矢量變換、空間矢量脈寬調(diào)制(SVPWM)、電流環(huán)、速度環(huán)以及串行通訊等五部分。經(jīng)過仿真和實(shí)驗(yàn)表明，系統(tǒng)具有良好的穩(wěn)定性和動(dòng)態(tài)性能，調(diào)節(jié)轉(zhuǎn)速的范圍可以達(dá)到0.5r/min~4200r/min，對(duì)干擾誤差信號(hào)具有較強(qiáng)的容錯(cuò)性，能夠滿足高性能的運(yùn)動(dòng)控制領(lǐng)域?qū)τ来磐诫姍C(jī)驅(qū)動(dòng)系統(tǒng)的要求。
標(biāo)簽： FPGA 性能 永磁同步 電機(jī)驅(qū)動(dòng)
上傳時(shí)間： 2013-10-13
上傳用戶：fdmpy
設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對(duì)Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對(duì)特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)板上進(jìn)行了驗(yàn)證.
標(biāo)簽： FPGA 精度 浮點(diǎn)數(shù) 乘法器設(shè)計(jì)
上傳時(shí)間： 2013-10-09
上傳用戶：xjy441694216
文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)利用低功耗可變?cè)鲆孢\(yùn)放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號(hào)處理的核心和人機(jī)交互的通道。為了滿足探傷系統(tǒng)實(shí)時(shí)、高速的要求，我們采用了硬件報(bào)警，缺陷回波峰值包絡(luò)存儲(chǔ)等關(guān)鍵技術(shù)。此外，該系統(tǒng)在小型化和數(shù)字化方面有顯著提高，為便攜式多通道超聲檢測(cè)系統(tǒng)設(shè)計(jì)奠定基礎(chǔ)
標(biāo)簽： FPGA 八通道 超聲探傷 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-10-13
上傳用戶：1421706030
用vhdl語言編寫的基于fpga的波形發(fā)生器，使用了quartusII程序。可以在1602液晶顯示器上顯示目前的波形種類。產(chǎn)生的波形分別是正弦波，三角波，鋸齒波和方波。
上傳時(shí)間： 2015-12-17
上傳用戶：zhichenglu
實(shí)現(xiàn)了基于FPGA的DDS信號(hào)源設(shè)計(jì)，能同時(shí)兩路輸出，輸出波形包括正弦波、三角波、方波和鋸齒波，且其頻率和相位均可調(diào)，還能計(jì)算兩路輸出信號(hào)的相位差。
上傳時(shí)間： 2022-04-21
上傳用戶：
廣東工業(yè)大學(xué)碩士學(xué)位論文 (工學(xué)碩士) 基于FPGA的PCIE數(shù)據(jù)采集卡設(shè)計(jì)數(shù)據(jù)采集處理技術(shù)與傳感器技術(shù)、信號(hào)處理技術(shù)和PC機(jī)技術(shù)共同構(gòu)成檢測(cè) 技術(shù)的基礎(chǔ)，其中數(shù)據(jù)采集處理技術(shù)作為實(shí)現(xiàn)自動(dòng)化檢測(cè)的前提，在整個(gè)數(shù)字化 系統(tǒng)中處于尤為重要的地位。對(duì)于核磁共振這樣復(fù)雜的系統(tǒng)設(shè)備，實(shí)現(xiàn)自動(dòng)化測(cè) 試顯得尤為必要，又因?yàn)楹舜殴舱癯上裣到y(tǒng)的特殊性，對(duì)數(shù)據(jù)的采集有特殊要求， 需要根據(jù)各種脈沖序列的不同要求設(shè)置采樣點(diǎn)數(shù)和采樣間隔，根據(jù)待采信號(hào)的不 同帶寬來設(shè)置采樣率，將系統(tǒng)成像的數(shù)據(jù)采集下來進(jìn)行處理，最后重建圖像和顯 示。因此本文基于現(xiàn)有的采集技術(shù)開發(fā)專門應(yīng)用于核磁共振成像的數(shù)據(jù)采集卡。 該采集卡從軟件與硬件兩個(gè)方面對(duì)基于FPGA的PCIE數(shù)據(jù)采集卡進(jìn)行了研 究，并完成了實(shí)物設(shè)計(jì)。軟件方面以FPGA為核心芯片完成數(shù)據(jù)采集卡的接口控 制以及數(shù)據(jù)處理。通過Altera的GXB IP核對(duì)數(shù)據(jù)進(jìn)行捕捉，同時(shí)根據(jù)實(shí)際需要 設(shè)計(jì)了傳輸協(xié)議，由數(shù)據(jù)處理模塊將捕捉到的數(shù)據(jù)通過CIC濾波器進(jìn)行抽取濾 波，然后將信號(hào)存入DDR2 SDRAM存儲(chǔ)芯片中。在傳輸接口設(shè)計(jì)上采用PCIE 總線接口的數(shù)據(jù)傳輸模式，并利用FPGA的IP核資源完成接口的邏輯控制。 硬件部分分為FPGA外圍配置電路、DDR2接口電路、PCIE接口電路等模 塊。該采集卡硬件系統(tǒng)由Flash對(duì)FPGA進(jìn)行初始化，通過FPGA配置PCIE總 線，根據(jù)FPGA中PCIE通道引腳的要求進(jìn)行布局布線。DDR2接口電路模塊依 據(jù)DDR2芯片驅(qū)動(dòng)和接收端的電平標(biāo)準(zhǔn)、端接方式確定DDR2與FPGA之間通 信的各信號(hào)走線。針對(duì)各個(gè)模塊接口電路的特點(diǎn)分別進(jìn)行眼圖測(cè)試，分析了板卡 的通信質(zhì)量，對(duì)整個(gè)原理圖布局進(jìn)行了設(shè)計(jì)優(yōu)化。 通過測(cè)試，該數(shù)據(jù)采集卡實(shí)現(xiàn)了通過CPLD對(duì)FPGA進(jìn)行加載，并在FPGA 內(nèi)部實(shí)現(xiàn)了抽取濾波等高速數(shù)字信號(hào)處理，各種接IsI和控制邏輯以及通過大容量 的DDR2 SDRAM緩存各種數(shù)據(jù)處理結(jié)果正確。經(jīng)系統(tǒng)成像，該采集卡采集下來 的數(shù)字信息可通過圖像重建準(zhǔn)確成像，為核磁共振成像系統(tǒng)的工程實(shí)現(xiàn)打下了良 好的成像基礎(chǔ)。
標(biāo)簽： 核磁共振 信號(hào)處理 FPGA PCIE DDR2
上傳時(shí)間： 2022-06-21
上傳用戶：fliang
隨著汽車工業(yè)的迅速發(fā)展，關(guān)于汽車的研究也就越來越受人關(guān)注。本設(shè)計(jì)就是在這樣的背景下提出的，指導(dǎo)教師已經(jīng)有充分的準(zhǔn)備。本題目是結(jié)合科研項(xiàng)目而確定的設(shè)計(jì)類課題。設(shè)計(jì)的智能電動(dòng)小車應(yīng)該能夠?qū)崟r(shí)顯示時(shí)間、速度、里程，具有自動(dòng)尋跡、尋光、避障功能，可程控行駛速度、準(zhǔn)確定位停車。根據(jù)題目的要求，確定如下方案：在現(xiàn)有玩具電動(dòng)車的基礎(chǔ)上，加裝光電、紅外線、超聲波傳感器及金屬探測(cè)器，實(shí)現(xiàn)對(duì)電動(dòng)車的速度、位置、運(yùn)行狀況的實(shí)時(shí)測(cè)量，并將測(cè)量數(shù)據(jù)傳送至單片機(jī)進(jìn)行處理，然后由單片機(jī)根據(jù)所檢測(cè)的各種數(shù)據(jù)實(shí)現(xiàn)對(duì)電動(dòng)車的智能控制。這種方案能實(shí)現(xiàn)對(duì)電動(dòng)車的運(yùn)動(dòng)狀態(tài)進(jìn)行實(shí)時(shí)控制，控制靈活、可靠，精度高，可滿足對(duì)系統(tǒng)的各項(xiàng)要求。本設(shè)計(jì)采用MCS-51系列中的80C51單片機(jī)。以80C51為控制核心，利用超聲波傳感器檢測(cè)道路上的障礙，控制電動(dòng)小汽車的自動(dòng)避障，快慢速行駛，以及自動(dòng)停車，并可以自動(dòng)記錄時(shí)間、里程和速度，自動(dòng)尋跡和尋光功能。80C51是一款八位單片機(jī)，它的易用性和多功能性受到了廣大使用者的好評(píng)。下面就簡(jiǎn)要的介紹一下單片機(jī)及其典型應(yīng)用方式：
標(biāo)簽： 單片機(jī) 電動(dòng)智能超聲波避障小車
上傳時(shí)間： 2022-06-29
上傳用戶：
基于FPGA的系統(tǒng)設(shè)計(jì)和應(yīng)用研究
標(biāo)簽： FPGA 系統(tǒng)設(shè)計(jì) 應(yīng)用研究
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
基于FPGA的8051SOC設(shè)計(jì)
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
專輯類----可編程邏輯器件相關(guān)專輯 基于FPGA的系統(tǒng)設(shè)計(jì)和應(yīng)用研究-72頁-3.1M.rar
上傳時(shí)間： 2013-04-24
上傳用戶：123456wh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
