基于FPGA的PID控制器設(shè)計(jì)研究，適合用fpga開(kāi)發(fā)控制系統(tǒng)的專(zhuān)業(yè)人員參考
標(biāo)簽： FPGA PID 制器設(shè)計(jì)
上傳時(shí)間： 2013-08-15
上傳用戶(hù)：xlcky
基于FPGA的自治型SPWM波形發(fā)生器的設(shè)計(jì)！正弦脈寬調(diào)制（SPWM）技術(shù)在以電壓源逆變電路為核心的電力電子裝置中有著廣泛的應(yīng)用，如何產(chǎn)生SPWM脈沖序列及其實(shí)現(xiàn)手段是PWM技術(shù)的關(guān)鍵。大家共同探討哈！
標(biāo)簽： FPGA SPWM 波形發(fā)生器
上傳用戶(hù)：集美慧
基于FPGA的USB2.0的實(shí)現(xiàn)方法，適用于急需開(kāi)發(fā)usb2.0的人員
標(biāo)簽： FPGA 2.0 USB 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-08-17
上傳用戶(hù)：caiiicc
基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n
標(biāo)簽： Verilog FPGA HDL 交通燈
上傳時(shí)間： 2013-08-18
上傳用戶(hù)：BOBOniu
基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳用戶(hù)：問(wèn)題問(wèn)題
基于FPGA的JPEG圖像壓縮芯片設(shè)計(jì)
標(biāo)簽： FPGA JPEG 圖像壓縮 芯片設(shè)計(jì)
上傳用戶(hù)：木子葉1
verilog編寫(xiě)基于fpga的鑒相器模塊
標(biāo)簽： verilog fpga 編寫(xiě) 模塊
上傳時(shí)間： 2013-08-19
上傳用戶(hù)：18752787361
原版的外文書(shū)，基于FPGA的SDRAM設(shè)計(jì)，相信大家都會(huì)感興趣！
標(biāo)簽： SDRAM FPGA
上傳用戶(hù)：heart_2007
verilog編寫(xiě)基于fpga的DDS實(shí)現(xiàn)
標(biāo)簽： verilog fpga DDS 編寫(xiě)
上傳用戶(hù)：neu_liyan
verilog編寫(xiě)基于FPGA的示波器核心實(shí)現(xiàn)
標(biāo)簽： verilog FPGA 編寫(xiě) 示波器
上傳用戶(hù)：huql11633
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
