隨著現(xiàn)代工業(yè)的高速發(fā)展，電力系統(tǒng)的非線性負(fù)荷日益增多，嚴(yán)重地污染了電網(wǎng)的環(huán)境，威脅著電網(wǎng)中的各種電氣設(shè)備的安全經(jīng)濟(jì)運(yùn)行，不論從保證電力系統(tǒng)和供電系統(tǒng)的安全經(jīng)濟(jì)運(yùn)行或是從保證設(shè)備和人身的安全來看，對(duì)諧波污染造成的危害影響加以經(jīng)常監(jiān)測(cè)和限制都是極為迫切的。諧波測(cè)量是諧波治理的重要前提條件，也是分析解決諧波治理問題的基本問題。國內(nèi)外已有各種諧波檢測(cè)的研究，形成了多種諧波檢測(cè)方法，基于快速傅立葉變化的FFT是當(dāng)前諧波檢測(cè)中應(yīng)用最為廣泛的一種諧波檢測(cè)方法。特別是經(jīng)過技術(shù)補(bǔ)償后的FFT算法，在諧波檢測(cè)中具有更好的性能。但該方法在實(shí)現(xiàn)上主要是采用通用DSP器件(比如TI公司產(chǎn)品)，其實(shí)時(shí)性不強(qiáng)，影響了檢測(cè)性能。隨著微電子技術(shù)和數(shù)字信號(hào)處理技術(shù)的發(fā)展，基于FPGA的數(shù)字信號(hào)處理具有高速、開發(fā)簡(jiǎn)便、易于形成ASIC等優(yōu)勢(shì)而得到了廣泛的應(yīng)用。論文在分析諧波測(cè)量方法的基礎(chǔ)上，提出了基于FPGA實(shí)現(xiàn)電網(wǎng)諧波測(cè)量系統(tǒng)。以嵌入式處理器NiosⅡ?yàn)楹诵模瑢?shí)現(xiàn)了電網(wǎng)諧波分析的周期圖功率譜分析方法。在整個(gè)系統(tǒng)硬件設(shè)計(jì)的基礎(chǔ)上，主要完成了基-28點(diǎn)、16點(diǎn)、32的FFT模塊、完成了求模運(yùn)算模塊以及輸出顯示模塊。通過比較仿真得到的方波、正弦信號(hào)的譜結(jié)構(gòu)與實(shí)際系統(tǒng)輸出的譜結(jié)構(gòu)，驗(yàn)證了該實(shí)現(xiàn)方法的正確性。
上傳時(shí)間： 2013-06-30
上傳用戶：無聊來刷下
激光測(cè)距是隨著激光技術(shù)的出現(xiàn)而發(fā)展起來的一種精密測(cè)量技術(shù)，因其良好的精確度特性廣泛地應(yīng)用在軍事和民用領(lǐng)域。但傳統(tǒng)的激光測(cè)距系統(tǒng)大多采用分立的單元電路搭建而成，不僅造成了開發(fā)成本較高，電路較復(fù)雜，調(diào)試?yán)щy等諸多問題，而且這種系統(tǒng)體積和重量較大，嚴(yán)重阻礙了激光測(cè)距系統(tǒng)的普及應(yīng)用，因此近年來激光測(cè)距技術(shù)向著小型化和集成化的方向發(fā)展。本文就旨在找出一種激光測(cè)距的集成化方案，將激光接收電路部分集成為一個(gè)專用集成電路，使傳統(tǒng)的激光測(cè)距系統(tǒng)簡(jiǎn)化成三個(gè)部分，激光器LD、接收PD和一片集成電路芯片。 本文設(shè)計(jì)的激光測(cè)距系統(tǒng)基于相位差式激光測(cè)距原理，綜合當(dāng)前所有的測(cè)相技術(shù)，提出了一種基于FPGA的芯片運(yùn)用DCM的動(dòng)態(tài)移相功能實(shí)現(xiàn)相位差測(cè)量的方法。該方法實(shí)現(xiàn)起來方便快捷，無需復(fù)雜的過程計(jì)算，不僅能夠達(dá)到較高的測(cè)距精度，同時(shí)可以大大簡(jiǎn)化外圍電路的設(shè)計(jì)，使測(cè)距系統(tǒng)達(dá)到最大程度的集成化，滿足了近年來激光測(cè)距系統(tǒng)向小型化和集成化方向發(fā)展的要求，除此，該方法還可以減少環(huán)境因素對(duì)測(cè)距誤差的影響，降低測(cè)距系統(tǒng)對(duì)測(cè)試環(huán)境的要求。本論文的創(chuàng)新點(diǎn)有： 1.基于方波實(shí)現(xiàn)激光的調(diào)制和發(fā)射，簡(jiǎn)化了復(fù)雜的外圍電路設(shè)計(jì)； 2.激光測(cè)距的數(shù)據(jù)處理系統(tǒng)在一片F(xiàn)PGA芯片上實(shí)現(xiàn)，便于系統(tǒng)的集成。 在基于DCM的激光測(cè)距方案中，本文詳細(xì)的敘述了利用DCM測(cè)相的基本原理，并給出了由相位信息得到距離信息的計(jì)算過程，然后將利用不同測(cè)尺測(cè)得的結(jié)果進(jìn)行合成，并最終將距離的二進(jìn)制信息轉(zhuǎn)換成十進(jìn)制顯示出來。本文以Xilinx公司Virtex-II Pro開發(fā)板做為開發(fā)平臺(tái)，通過編程和仿真驗(yàn)證了該測(cè)距方案的可行性。在采用多次測(cè)量求平均值的情況下，該測(cè)距方案的測(cè)距精度可以達(dá)到3mm，測(cè)距量程可達(dá)100m。該方案設(shè)計(jì)新穎，可將整個(gè)的數(shù)據(jù)處理系統(tǒng)在FPGA芯片中實(shí)現(xiàn)，為最終的專用集成芯片的設(shè)計(jì)打下了基礎(chǔ)，有利于測(cè)距系統(tǒng)的集成單片化。
標(biāo)簽： FPGA 激光測(cè)距 數(shù)據(jù)處理
上傳時(shí)間： 2013-06-20
上傳用戶：lili1990
現(xiàn)場(chǎng)可編程門陣列器件(FPGA)是一種新型集成電路，可以將眾多的控制功能模塊集成為一體，具有集成度高、實(shí)用性強(qiáng)、高性價(jià)比、便于開發(fā)等優(yōu)點(diǎn)，因而具有廣泛的應(yīng)用前景。單相全橋逆變器是逆變器的一種基本拓?fù)浣Y(jié)構(gòu)，對(duì)它的研究可以為三相逆變器研究提供參考，因此對(duì)單相全橋逆變器的分析有著重要的意義。 本文研制了一種基于FPGA的SPWM數(shù)字控制器，并將其應(yīng)用于單相逆變器進(jìn)行了試驗(yàn)研究。主要研究?jī)?nèi)容包括：SPWM數(shù)字控制系統(tǒng)軟件設(shè)計(jì)以及逆變器硬件電路設(shè)計(jì)，并對(duì)試驗(yàn)中發(fā)現(xiàn)的問題進(jìn)行了深入分析，提出了相應(yīng)的解決方案和減小波形失真的措施。在硬件設(shè)計(jì)方面，首先對(duì)雙極性／單極性正弦脈寬調(diào)制技術(shù)進(jìn)行分析，選用適合高頻設(shè)計(jì)的雙極性調(diào)制。其次，詳細(xì)分析死區(qū)效應(yīng)，采用通過判斷輸出電壓電流之間的相位角預(yù)測(cè)橋臂電流極性方向，超前補(bǔ)償波形失真的方案。最后，采用電壓反饋實(shí)時(shí)檢測(cè)技術(shù)，對(duì)PWM進(jìn)行動(dòng)態(tài)調(diào)整。在控制系統(tǒng)軟件設(shè)計(jì)方面，采用FPGA自上而下的設(shè)計(jì)方法，對(duì)其控制系統(tǒng)進(jìn)行了功能劃分，完成了DDS標(biāo)準(zhǔn)正弦波發(fā)生器、三角波發(fā)生器、SPWM產(chǎn)生器以及加入死區(qū)補(bǔ)償?shù)腜WM發(fā)生器、電流極性判斷(零點(diǎn)判斷模塊和延時(shí)模塊)和反饋等模塊的設(shè)計(jì)。針對(duì)仿真和實(shí)驗(yàn)中的毛刺現(xiàn)象，分析其產(chǎn)生機(jī)理，給出常用的解決措施，改進(jìn)了系統(tǒng)性能。
上傳時(shí)間： 2013-07-06
上傳用戶：66666
數(shù)字濾波器是現(xiàn)代數(shù)字信號(hào)處理系統(tǒng)的重要組成部分之一。ⅡR數(shù)字濾波器又是其中非常重要的一類慮波器，因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應(yīng)用。 本文研究了ⅡR數(shù)字濾波器的常用設(shè)計(jì)方法，在分析各種ⅡR實(shí)現(xiàn)結(jié)構(gòu)的基礎(chǔ)上，利用MATLAB針對(duì)并聯(lián)型結(jié)構(gòu)的ⅡR數(shù)字濾波器做了多方面的仿真，從理論分析和仿真情況確定了所要設(shè)計(jì)的ⅡR數(shù)字濾波器的實(shí)現(xiàn)結(jié)構(gòu)以及中間數(shù)據(jù)精度。然后基于FPGA的結(jié)構(gòu)特點(diǎn)，研究了ⅡR數(shù)字濾波器的FPGA設(shè)計(jì)與實(shí)現(xiàn)，提出應(yīng)用流水線技術(shù)和并行處理技術(shù)相結(jié)合的方式來提高ⅡR數(shù)字濾波器處理速度的方法，同時(shí)又從ⅡR數(shù)字濾波器的結(jié)構(gòu)特性出發(fā)，提出利用ⅡR數(shù)字濾波器的分解技術(shù)來改善ⅡR濾波器的設(shè)計(jì)。在ⅡR實(shí)現(xiàn)方面，本文采用Verilog HDL語言編寫了相應(yīng)的硬件實(shí)現(xiàn)程序，將內(nèi)置SignalTap Ⅱ邏輯分析器的ⅡR設(shè)計(jì)下載到FPGA芯片，并利用Altera公司的SignalTap Ⅱ邏輯分析儀進(jìn)行了定性測(cè)試，同時(shí)利用HP頻譜儀進(jìn)行定性與定量的觀測(cè)，仿真與實(shí)驗(yàn)測(cè)試結(jié)果表明設(shè)計(jì)方法正確有效。
標(biāo)簽： FPGA IIR 數(shù)字濾波器
上傳時(shí)間： 2013-04-24
上傳用戶：lmq0059
本文對(duì)基于FPGA的遠(yuǎn)程視頻傳輸系統(tǒng)進(jìn)行了研究。主要內(nèi)容如下： (1)在系統(tǒng)發(fā)送端將數(shù)據(jù)采集等邏輯控制和圖像壓縮集成在一片F(xiàn)PGA上，此方案減小了系統(tǒng)體積，提高了系統(tǒng)的集成度。 (2)系統(tǒng)圖像壓縮部分基于FPGA的二維小波變換的設(shè)計(jì)與實(shí)現(xiàn)，選用5/3整數(shù)提升小波，提升過程采用折疊結(jié)構(gòu)可以節(jié)省系統(tǒng)的資源。采用FPGA實(shí)現(xiàn)小波變換與使用DSP處理器的“DSP+ASIC”方案相比，具有速度快，數(shù)據(jù)寬度可任意設(shè)置的特點(diǎn)，并且VHDL語言具有可移植性的特點(diǎn)，具有更強(qiáng)的通用性。 (3)數(shù)據(jù)采集時(shí)采用乒乓操作存儲(chǔ)輪流向兩片外部存儲(chǔ)器存、取采集的圖像數(shù)據(jù)，能夠保證圖像整幀采集和穩(wěn)定連續(xù)的數(shù)據(jù)壓縮和數(shù)據(jù)傳輸，節(jié)約緩存空間，提高了速度，優(yōu)于單存儲(chǔ)器的方法。
標(biāo)簽： FPGA 遠(yuǎn)程視頻 傳輸系統(tǒng)
上傳時(shí)間： 2013-06-01
上傳用戶：superhand
擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)。在近年來得到了迅速的發(fā)展。本論文主要討論和實(shí)現(xiàn)了基于FPGA的直接序列擴(kuò)頻信號(hào)的解擴(kuò)解調(diào)處理。論文對(duì)該直擴(kuò)通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，最后用Altera公司的最新的FPGA開發(fā)平臺(tái)Quarus Ⅱ5.0實(shí)現(xiàn)了相關(guān)設(shè)計(jì)。 整個(gè)系統(tǒng)分為兩個(gè)部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴(kuò)頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴(kuò)解調(diào)等模塊。 論文首先介紹了擴(kuò)頻通信系統(tǒng)的特點(diǎn)以及相關(guān)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實(shí)際需要，設(shè)計(jì)了一種零中頻DSSS解調(diào)解擴(kuò)方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來進(jìn)行前端窄帶干擾抑制處理，用基于自適應(yīng)門限技術(shù)的滑動(dòng)相關(guān)捕獲和分時(shí)復(fù)用單相關(guān)器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復(fù)雜度，用改進(jìn)型CORDIC算法實(shí)現(xiàn)NCO來方便的進(jìn)行擴(kuò)展。 接著，論文給出了系統(tǒng)總體設(shè)計(jì)和發(fā)送及接受子系統(tǒng)的各個(gè)功能模塊的實(shí)現(xiàn)分析以及在Quartus Ⅱ5.0上的實(shí)現(xiàn)細(xì)節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個(gè)系統(tǒng)的硬件電路設(shè)計(jì)和它在真實(shí)系統(tǒng)中連機(jī)調(diào)試所得到的測(cè)試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級(jí)等特點(diǎn)并且達(dá)到課題各項(xiàng)指標(biāo)的要求。 最后是對(duì)論文工作的一些總結(jié)和對(duì)今后工作的展望。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-07-04
上傳用戶：yd19890720
波束成型，基于FPGA的波束成型，包括兩個(gè)文件，一個(gè)濾波器，一個(gè)xilinx仿真
上傳時(shí)間： 2013-08-05
上傳用戶：joheace
基于FPGA的PCI接口設(shè)計(jì)的源代碼以及其仿真測(cè)試文件
標(biāo)簽： FPGA PCI 接口設(shè)計(jì) 仿真測(cè)試
上傳時(shí)間： 2013-08-05
上傳用戶：lou45566
基于FPGA的LCD&VGA控制器設(shè)計(jì) 字?jǐn)?shù)不夠
標(biāo)簽： FPGA LCD VGA 制器設(shè)計(jì)
上傳時(shí)間： 2013-08-05
上傳用戶：ginani
基于FPGA的快速傅立葉變換硬件及軟件設(shè)計(jì)!
標(biāo)簽： FPGA 傅立葉變換 硬件 軟件設(shè)計(jì)
上傳時(shí)間： 2013-08-06
上傳用戶：asdkin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
