模擬和數字布線策略的相似之處
上傳時間： 2014-01-06
上傳用戶：fxf126@126.com
XS128之鎖相環PLL
上傳時間： 2013-12-20
上傳用戶：ywqaxiwang
交流功率因數轉換器 特點： 精確度0.25%滿刻度 ±0.25o 多種輸入,輸出選擇 輸入與輸出絕緣耐壓2仟伏特/1分鐘 沖擊電壓測試5仟伏特(1.2x50us) (IEC255-4,ANSI C37.90a/1974) 突波電壓測試2.5仟伏特(0.25ms/1MHz) (IEC255-4) 尺寸小，穩定性高 主要規格： 精確度: 0.25% F.S. ±0.25°(23 ±5℃) 輸入負載: <0.2VA (Voltage) <0.2VA (Current) 最大過載能力: Current related input: 3 x rated continuous 10 x rated 30 sec. 25 x rated 3sec. 50 x rated 1sec. Voltage related input:maximum 2 x rated continuous 輸出反應速度: < 250ms(0~90%) 輸出負載能力: < 10mA for voltage mode < 10V for current mode 輸出之漣波: < 0.1% F.S. 歸零調整范圍: 0~ ±5% F.S. 最大值調整范圍: 0~ ±10% F.S. 溫度系數: 100ppm/℃ (0~50℃) 隔離特性: Input/Output/Power/Case 絕緣抗阻: >100Mohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power/case) 突波測試: ANSI C37.90a/1974,DIN-IEC 255-4 impulse voltage 5KV(1.2x50us) 使用環境條件: -20~60℃(20 to 90% RH non-condensed) 存放環境條件: -30~70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間： 2013-10-22
上傳用戶：thing20
555 定時器是一種模擬和數字功能相結合的中規模集成器件。一般用雙極性工藝制作的稱為 555，用 CMOS 工藝制作的稱為 7555，除單定時器外，還有對應的雙定時器 556/7556。555 定時器的電源電壓范圍寬，可在 4.5V~16V 工作，7555 可在 3~18V 工作，輸出驅動電流約為 200mA，因而其輸出可與 TTL、CMOS 或者模擬電路電平兼容。 555 定時器成本低，性能可靠，只需要外接幾個電阻、電容，就可以實現多諧振蕩器、單穩態觸發器及施密特觸發器等脈沖產生與變換電路。它也常作為定時器廣泛應用于儀器儀表、家用電器、電子測量及自動控制等方面。555 定時器的內部包括兩個電壓比較器，三個等值串聯電阻，一個 RS 觸發器，一個放電管 T 及功率輸出級。它提供兩個基準電壓VCC /3 和 2VCC /3 555 定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制 RS 觸發器和放電管的狀態。在電源與地之間加上電壓，當 5 腳懸空時，則電壓比較器 A1 的反相輸入端的電壓為 2VCC /3，A2 的同相輸入端的電壓為VCC /3。若觸發輸入端 TR 的電壓小于VCC /3，則比較器 A2 的輸出為 1，可使 RS 觸發器置 1，使輸出端 OUT=1。如果閾值輸入端 TH 的電壓大于 2VCC/3，同時 TR 端的電壓大于VCC /3，則 A1 的輸出為 1，A2 的輸出為 0，可將 RS 觸發器置 0，使輸出為 0 電平。
上傳時間： 2013-10-15
上傳用戶：PresidentHuang
華為公司電子工程師培訓教材之模擬電子下
上傳時間： 2013-11-24
上傳用戶：shus521
華為公司電子工程師培訓教程之模擬電子上
上傳時間： 2013-10-14
上傳用戶：洛木卓
提出了一種應用于CSTN-LCD系統中低功耗、高轉換速率的跟隨器的實現方案。基于GSMC±9V的0.18 μm CMOS高壓工藝SPICE模型的仿真結果表明，在典型的轉角下，打開2個輔助模塊時，靜態功耗約為35 μA；關掉輔助模塊時，主放大器的靜態功耗為24 μA。有外接1 μF的大電容時，屏幕上的充放電時間為10 μs；沒有外接1μF的大電容時，屏幕上的充放電時間為13μs。驗證表明，該跟隨器能滿足CSTN-LCD系統低功耗、高轉換速率性能要求。
上傳時間： 2013-11-18
上傳用戶：kxyw404582151
提出了一種改進的基于直接頻率合成技術（DDS）的任意波形發生器在現場可編程門陣列（FPGA）上的實現方法。首先將三角波、正弦波、方波和升/降鋸齒波的波形數據寫入片外存儲器，當調用時再將相應的數據移入FPGA的片上RAM，取代分區塊的將所有類型波形數據同時存儲在片上RAM中的傳統方法；再利用正弦波和三角波的波形在4個象限的對稱性以及鋸齒波的線性特性，通過硬件反相器對波形數據和尋址地址值進行處理，實現了以1/4的數據量還原出精度不變的模擬信號，從而將整體的存儲量減小為原始設計方案的5%。經驗證，這種改進方法正確可行，能夠大大降低開發成本。
上傳時間： 2013-12-25
上傳用戶：日光微瀾
ICL8038 單片函數發生器
上傳時間： 2014-12-23
上傳用戶：wushengwu
Allegro學習筆記之3—電源層、地層分割
上傳時間： 2013-11-15
上傳用戶：9牛10
