62256在單片機(jī)上的應(yīng)用,C語(yǔ)言源碼,Keil uVision3工程文件,附原理圖及說(shuō)明學(xué)習(xí)文檔 62256簡(jiǎn)介： 62系列是最常用的單片機(jī)系統(tǒng)擴(kuò)展RAM元器件，其類(lèi)型有6216、6232、6264、62128、62256或62512等多種，62后面的數(shù)字表示此元器件中可以存儲(chǔ)的位(單位：千bit)，我們通常的說(shuō)法是將此值除以8，比如62256將256除以8，我們一般稱之為32K的RAM。 如果學(xué)習(xí)過(guò)二進(jìn)制就可以知道，區(qū)分兩個(gè)字節(jié)需要一根地址線就可以：0或者1；而區(qū)分四個(gè)字節(jié)需要2根地址線；區(qū)分八個(gè)字節(jié)需要三根地址線…..以此類(lèi)推，我們可以計(jì)算出要區(qū)分32K的RAM區(qū)，需要15根地址線，也就是器件上面的A0-A14管腳用于確定唯一的一個(gè)字節(jié)內(nèi)容。 我們現(xiàn)在學(xué)習(xí)的51單片機(jī)是8位的，所以必須用兩個(gè)IO口來(lái)聯(lián)接這個(gè)RAM器件，通常我們用P0（低字節(jié)）和P2（高字節(jié)）兩個(gè)端口來(lái)確定此器件的地址，而P0口是51單片機(jī)標(biāo)準(zhǔn)的總線口，是地址線和數(shù)據(jù)線復(fù)用的，所以與62256聯(lián)接時(shí)需要加一片鎖存器來(lái)鎖存地址。即先將地址送到鎖存器（通常用74HC373）中，然后P0口空閑下來(lái)后開(kāi)始接收或發(fā)送數(shù)據(jù)至62256。
標(biāo)簽： 62256 uVision3 Keil RAM
上傳時(shí)間： 2017-01-27
上傳用戶：asdkin
很經(jīng)典的一個(gè)算法。大家做工程和通信用的著。遺傳算法（Genetic Algorithm）是模擬達(dá)爾文的遺傳選擇和自然淘汰的生物進(jìn)化過(guò)程的計(jì)算模型，是一種通過(guò)模擬自然進(jìn)化過(guò)程搜索最優(yōu)解的方法，它是有美國(guó)Michigan大學(xué)J.Holland教授于1975年首先提出來(lái)的，并出版了頗有影響的專著《Adaptation in Natural and Artificial Systems》，GA這個(gè)名稱才逐漸為人所知，J.Holland教授所提出的GA通常為簡(jiǎn)單遺傳算法（SGA）。
標(biāo)簽： Algorithm Genetic 算法 家
上傳時(shí)間： 2017-02-09
上傳用戶：wkchong
程式描述：使用Cypress的Cy7C68013A晶片進(jìn)行設(shè)計(jì)，實(shí)現(xiàn)Slave FIFO模式的資料獲取。程式包括USB韌體程式以及主機(jī)程式。 安裝：把來(lái)源程式碼複製到硬碟特定目錄下，使用Keil C編譯器和Visual C++ 6.0運(yùn)行即可。 注意：可以首先使用Cypress的測(cè)試工具進(jìn)行韌體程式的測(cè)試，以確保韌體程式的正確性。
標(biāo)簽： Cypress 68013A C68013 68013
上傳時(shí)間： 2013-12-18
上傳用戶：1427796291
本書(shū)是根據(jù)國(guó)內(nèi)外有關(guān)單片信號(hào)處理器（DSP）的各方面資料和作者多年工作經(jīng)驗(yàn)，進(jìn)行加工整理，提練編著的一部系列化、知識(shí)化、實(shí)用性、指導(dǎo)性強(qiáng)的高科技工程應(yīng)用工具書(shū)，可作為電子技術(shù)領(lǐng)域?qū)嶋H工程應(yīng)用的工作指南。 全書(shū)共有44章，分上、下冊(cè)出版，全書(shū)介紹有關(guān)新技術(shù)、新方法、新產(chǎn)品及其在多種科技領(lǐng)域中的工程應(yīng)用，并配有700多幅插圖和300多張技術(shù)數(shù)據(jù)表，以高度提煉其綜合完整性，可供從事信號(hào)處理技術(shù)、計(jì)算機(jī)技術(shù)、多媒體技術(shù)、自動(dòng)化技術(shù)、通訊工程技術(shù)等領(lǐng)域的專家、教授、大專院校師生和有關(guān)工程技術(shù)人員、公司開(kāi)發(fā)人員、新技術(shù)推廣人員、信息管理、咨詢服務(wù)人員應(yīng)用參考。
標(biāo)簽： DSP 信號(hào)處理器 方面 經(jīng)驗(yàn)
上傳時(shí)間： 2017-03-05
上傳用戶：shizhanincc
本書(shū)是根據(jù)國(guó)內(nèi)外有關(guān)單片信號(hào)處理器（DSP）的各方面資料和作者多年工作經(jīng)驗(yàn)，進(jìn)行加工整理，提練編著的一部系列化、知識(shí)化、實(shí)用性、指導(dǎo)性強(qiáng)的高科技工程應(yīng)用工具書(shū)，可作為電子技術(shù)領(lǐng)域?qū)嶋H工程應(yīng)用的工作指南。 全書(shū)共有44章，分上、下冊(cè)出版，全書(shū)介紹有關(guān)新技術(shù)、新方法、新產(chǎn)品及其在多種科技領(lǐng)域中的工程應(yīng)用，并配有700多幅插圖和300多張技術(shù)數(shù)據(jù)表，以高度提煉其綜合完整性，可供從事信號(hào)處理技術(shù)、計(jì)算機(jī)技術(shù)、多媒體技術(shù)、自動(dòng)化技術(shù)、通訊工程技術(shù)等領(lǐng)域的專家、教授、大專院校師生和有關(guān)工程技術(shù)人員、公司開(kāi)發(fā)人員、新技術(shù)推廣人員、信息管理、咨詢服務(wù)人員應(yīng)用參考。
標(biāo)簽： DSP 信號(hào)處理器 方面 經(jīng)驗(yàn)
上傳時(shí)間： 2013-12-23
上傳用戶：我干你啊
51單片控制DS18B20,溫度送數(shù)碼管顯示，顯示精度為0.1攝氏度。壓縮包中有電路圖、Keil工程、Proteus仿真文件、匯編代碼
上傳時(shí)間： 2013-12-05
上傳用戶：himbly
Windows CE.Net 5.0 的相機(jī)驅(qū)動(dòng)程式原始碼，簡(jiǎn)單修改後可用！
上傳時(shí)間： 2013-12-24
上傳用戶：caixiaoxu26
FPGA讀寫(xiě)SD卡讀取BMP圖片通過(guò)LCD顯示例程實(shí)驗(yàn) Verilog邏輯源碼Quartus工程文件+文檔說(shuō)明,FPGA型號(hào)Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 實(shí)驗(yàn)簡(jiǎn)介在前面的實(shí)驗(yàn)中我們練習(xí)了 SD 卡讀寫(xiě)，VGA 視頻顯示等例程，本實(shí)驗(yàn)將 SD 卡里的 BMP 圖片讀出，寫(xiě)入到外部存儲(chǔ)器，再通過(guò) VGA、LCD 等顯示。本實(shí)驗(yàn)如果通過(guò)液晶屏顯示，需要有液晶屏模塊。2 實(shí)驗(yàn)原理在前面的實(shí)驗(yàn)中我們?cè)?VGA、LCD 上顯示的是彩條，是 FPGA 內(nèi)部產(chǎn)生的數(shù)據(jù)，本實(shí)驗(yàn)將彩條替換為 SD 內(nèi)的 BMP 圖片數(shù)據(jù)，但是 SD 卡讀取速度遠(yuǎn)遠(yuǎn)不能滿足顯示速度的要求，只能先寫(xiě)入外部高速 RAM，再讀出后給視頻時(shí)序模塊顯示module top( input clk, input rst_n, input key1, output [5:0] seg_sel, output [7:0] seg_data, output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sd_ncs, //SD card chip select (SPI mode) output sd_dclk, //SD card clock output sd_mosi, //SD card controller data output input sd_miso, //SD card controller data input output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24
標(biāo)簽： fpga
上傳時(shí)間： 2021-10-27
上傳用戶：
AT89S52單片機(jī)主8入8出繼電器工控主板ALTIUM設(shè)計(jì)硬件原理圖+PCB文件,2層板設(shè)計(jì)，大小為121x149mm，Altium Designer 設(shè)計(jì)的工程文件，包括完整的原理圖及PCB文件，可以用Altium(AD)軟件打開(kāi)或修改，可作為你的產(chǎn)品設(shè)計(jì)的參考。主要器件型號(hào)列表如下：Library Component Count : 25Name Description----------------------------------------------------------------------------------------------------24LC02AJKG 按鍵開(kāi)關(guān)AT89S52-P 8 位微處理器/40引腳CAP CapacitorCAPACITOR POL CapacitorCPDR 瓷片電容CRYSTAL CrystalD Connector 9 Receptacle Assembly, 9 Position, Right AngleDG 電感DJDR 電解電容GO 光耦Header 5X2 Header, 5-Pin, Dual rowJDQYCK 繼電器——1常開(kāi)1常閉LED 發(fā)光二極管LM2576HVT-3.3 Simple Switcher 3A Step Down Voltage RegulatorMAX232 NPN NPN Bipolar TransistorPZ_2 排針——2PZ_3 排針——3RES2Res 電阻Res PZ_8 8位排阻SW-DPST Double-Pole, Single-Throw SwitchWY2JG 穩(wěn)壓二級(jí)管ZL2JG 整流二極管
上傳時(shí)間： 2021-11-17
上傳用戶：kingwide
GJB/Z 99-1997 系統(tǒng)安全性工程手冊(cè)為GJB 900《系統(tǒng)安全性通用大綱》的支持標(biāo)準(zhǔn)，在J用系統(tǒng)研制中怪車(chē)和實(shí)施GJB 900提供一套較為完整的系統(tǒng)安全管理、系統(tǒng)安全分析、系統(tǒng)安全設(shè)計(jì)和驗(yàn)證的程序和方法，以促進(jìn)我過(guò)J用系統(tǒng)安全性水平。
標(biāo)簽： 系統(tǒng)安全性
上傳時(shí)間： 2022-04-08
上傳用戶：wangshoupeng199
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<dl id="82iou"></dl>
<pre id="82iou"></pre>