51單片計算機中的七段數碼管程序,在keil工程中編譯
上傳時間: 2014-01-07
上傳用戶:ardager
51單片計算機中的定時器程序,在keil工程中編譯
上傳時間: 2013-12-28
上傳用戶:aeiouetla
ucos 在F2812上的移置,內含三個任務,可以在F2812上跑起來,通過測試,在片外SRAM中運行,完整的工程
上傳時間: 2017-09-08
上傳用戶:qunquan
利用單晶片LPC2104去接收GPS DATA NMEA
上傳時間: 2014-01-24
上傳用戶:h886166
LCD exemple 單晶片嵌入式系統LCD控制範例程式歡迎下載修改
上傳時間: 2017-09-20
上傳用戶:小寶愛考拉
FPGA片內FIFO讀寫測試Verilog邏輯源碼Quartus工程文件+文檔說明,使用 FPGA 內部的 FIFO 以及程序對該 FIFO 的數據讀寫操作。FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module fifo_test( input clk, //50MHz時鐘 input rst_n //復位信號,低電平有效 );//-----------------------------------------------------------localparam W_IDLE = 1;localparam W_FIFO = 2; localparam R_IDLE = 1;localparam R_FIFO = 2; reg[2:0] write_state;reg[2:0] next_write_state;reg[2:0] read_state;reg[2:0] next_read_state;reg[15:0] w_data; //FIFO寫數據wire wr_en; //FIFO寫使能wire rd_en; //FIFO讀使能wire[15:0] r_data; //FIFO讀數據wire full; //FIFO滿信號 wire empty; //FIFO空信號 wire[8:0] rd_data_count; wire[8:0] wr_data_count; ///產生FIFO寫入的數據always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) write_state <= W_IDLE; else write_state <= next_write_state;endalways@(*)begin case(write_state) W_IDLE: if(empty == 1'b1) //FIFO空, 開始寫FIFO next_write_state <= W_FIFO; else next_write_state <= W_IDLE; W_FIFO: if(full == 1'b1) //FIFO滿 next_write_state <= W_IDLE; else next_write_state <= W_FIFO; default: next_write_state <= W_IDLE; endcaseendassign wr_en = (next_write_state == W_FIFO) ? 1'b1 : 1'b0; always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) w_data <= 16'd0; else if (wr_en == 1'b1) w_data <= w_data + 1'b1; else w_data <= 16'd0; end///產生FIFO讀的數據always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) read_state <= R_IDLE; else read_state <= next_read_state;endalways@(*)begin case(read_state) R_IDLE: if(full == 1'b1) //FIFO滿, 開始讀FIFO next_read_state <= R_FIFO; else next_read_state <= R_IDLE; R_FIFO: if(empty == 1'b1)
上傳時間: 2021-12-19
上傳用戶:20125101110
安徽工程大學-微型單片計算機與接口技術-實驗這是一份非常不錯的資料,歡迎下載,希望對您有幫助!
上傳時間: 2022-01-26
上傳用戶:
EDA工程建模及其管理方法研究21隨著微電子技術與計算機技術的日益成熟,電子設計自動化(EDA)技術在電子產品與集成電路(IC)芯片特別是單片
上傳時間: 2013-07-18
上傳用戶:萬有引力
·(全美經典)工程電磁場基礎 J.A.埃德米尼斯特爾 2002年 7-03-009390-9
上傳時間: 2013-04-24
上傳用戶:zhangyigenius
EDA工程建模及其管理方法研究2 1 隨著微電子技術與計算機技術的日益成熟,電子設計自動化(EDA)技術在電子產品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設計應用中顯得越來越重要。EDA技術采用“自上至下”的設計思想,允許設計人員能夠從系統功能級或電路功能級進行產品或芯片的設計,有利于產品在系統功能上的綜合優化,從而提高了電子設計項目的協作開發效率,降低新產品的研發成本。 近十年來,EDA電路設計技術和工程管理方面的發展主要呈現出兩個趨勢: (1) 電路的集成水平已經進入了深亞微米的階段,其復雜程度以每年58%的幅度迅速增加,芯片設計的抽象層次越來越高,而產品的研發時限卻不斷縮短。 (2) IC芯片的開發過程也日趨復雜。從前期的整體設計、功能分,到具體的邏輯綜合、仿真測試,直至后期的電路封裝、排版布線,都需要反復的驗證和修改,單靠個人力量無法完成。IC芯片的開發已經實行多人分組協作。由此可見,如何提高設計的抽象層次,在較短時間內設計出較高性能的芯片,如何改進EDA工程管理,保證芯片在多組協作設計下的兼容性和穩定性,已經成為當前EDA工程中最受關注的問題。
上傳時間: 2013-11-10
上傳用戶:yan2267246