隨著SoC設計復雜度的提高，驗證已成為集成電路設計過程中的瓶頸，而FPGA技術的快速發展以及良好的可編程特性使基于FPGA的原型驗證越來越多地被用于SoC系統的設計過程。本文討論了GPS基帶的驗證方案以及基于FPGA的設計實現，并對驗證過程中的問題進行了分析，并提出相應的解決辦法。
上傳時間： 2013-10-22
上傳用戶：sxdtlqqjl
本文檔主要是以Altera公司的Stratix II系列的FPGA器件為例，介紹了其內嵌的增強型可重配置PLL在不同的輸入時鐘頻率之間的動態適應，其目的是通過提供PLL的重配置功能，使得不需要對FPGA進行重新編程就可以通過軟件手段完成PLL的重新配置，以重新鎖定和正常工作。
上傳時間： 2013-11-30
上傳用戶：liuqy
介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數字視頻信號到800×600 的VGA 格式轉換的實現方法。關鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數監控系統中采用的高解析度攝像機均由47 萬像素的CCD 圖像傳感器采集圖像, 經DSP 處理后輸出的PAL 制數字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實時監視, 這就需要將隔行PAL 制數字視頻轉換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進行實時顯示, 本文采用一種近似的雙線性插值方法對圖像進行放大。隨著微電子技術及其制造工藝的發展, 可編程邏輯器件的邏輯門密度有了很大提高, 現場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復以及系統配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強, 因此FPGA 在現代電子系統設計中發揮著越來越重要的作用。本課題的設計就是采用VHDL 描述, 基于FPGA 來實現的。
上傳時間： 2013-12-03
上傳用戶：aa54
我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-12
上傳用戶：han_zh
高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES
上傳時間： 2013-11-03
上傳用戶：王小奇
大部分傳統的位同步器是針對固定位速率遙測系統來設計的，這不能滿足一些可變位速率遙測接收機的需求。因此，提出一種基于FPGA實現的位同步器的設計，它能適應不同位速率的遙測系統。同時，對這種位同步器的實現進行了仿真，驗證其正確性和可實現性。
上傳時間： 2013-11-01
上傳用戶：qb1993225
管網GPRS遠程監測系統基于GPRS無線網絡，能對管網系統中分布在遠程多個監測點進行數據集中采集，整個系統由監控中心和各個監測點的數據采集終端（CWT5111 GPRS RTU）構成，CWT5111 能主動采集監測點壓力、水位、流量、水質（余氯、濁度）、等數據，并通過GPRS上傳至監控中心軟件，方便中心管理人員進行數據統計和分析，通過中心軟件也能對監測點的CWT5111進行IO控制，除數據遠程采集、實時控制外，系統還可實現遠程手機報警，并通過用戶手機遠程控制現場設備。該系統設計理念先進，系統架構簡潔，易于安裝和維護，是M2M，M2H的應用典范。
上傳時間： 2013-11-01
上傳用戶：wuchunwu
文中設計了一種可編程的FM鎖相發射機。利用Atmega8實現與計算機的串口通信，實現對鎖相環芯片和數字電位器的配置，達到改變輸出頻率和調制頻偏的目的。發射機輸出頻率覆蓋2 200~2 300 MHz，調制響應100 Hz~3.5 MHz，能夠滿足大部分FM體制遙測系統的需要。
上傳時間： 2013-10-23
上傳用戶：181992417
為提高農產品追溯效率、降低農產品跟蹤、監控成本，通過對現有農產品生產、定位、跟蹤、監控、銷售等全過程進行了分析，給出了一種基于RFID農產品可追溯系統的物聯網設計方案。重點分析了標簽的唯一編碼方案、RFID防碰撞算法和RFID數據采集過濾算法，最后對RFID數據采集進行了仿真與實現。應用結果表明對提高農產品追溯效率、降低農產品跟蹤、監控成本有較明顯的效果。
上傳時間： 2013-10-23
上傳用戶：plsee
在現代通信系統中，電話語音的頻帶被限制在300 Hz～4 kHz的范圍內，帶來了語音可懂度和自然度的降低。為了在不增加額外成本的前提下提高語音的可懂度和自然度，進行了電話語音頻帶擴展的研究。提出了一種改進的基于碼本映射的語音帶寬擴展算法：在碼本映射的過程中，使用加權系數來得到映射碼本。客觀測試結果表明，用此算法得到的寬帶語音的譜失真度比用一般的碼本映射降低至少2%。主觀測試結果表明，用此算法得到的寬帶語音具有更好的可懂度和自然度。 Abstract: In modern communication systems， the bandwidth of telephone speech is limited from 300Hz to 4 kHz， which reduces the intelligibility and naturalness of speech. Telephone speech bandwidth extension is researched to get wideband speech and to improve its intelligibility and naturalness， without increasing extra costs. This paper put forward an improved algorithm of speech bandwidth extension based on codebook mapping. In the process of codebook mapping， weighted coefficients were used to get mapping codebook. Objective tests show that spectral distortion of wideband speech obtained by this algorithm reduces at least 2%， comparing to conditional codebook mapping. Subjective tests show that the wideband speech obtained by this algorithm has better intelligibility and naturalness.
上傳時間： 2014-12-29
上傳用戶：15501536189
