建了一個(gè)基于Altera 的EP2S60硬件處理平臺(tái),利用Altera提供的FFT IP核,在100 MHz系統(tǒng)時(shí)鐘下,數(shù)據(jù)吞吐率可達(dá)100 Ms/s。
標(biāo)簽： 線性卷積 實(shí)現(xiàn)方案
上傳時(shí)間： 2013-10-15
上傳用戶：1184599859
WP369可擴(kuò)展式處理平臺(tái)-各種嵌入式系統(tǒng)的理想解決方案 ：Delivering unrivaled levels of system performance,flexibility, scalability, and integration to developers,Xilinx's architecture for a new Extensible Processing Platform is optimized for system power, cost, and size. Based on ARM's dual-core Cortex™-A9 MPCore processors and Xilinx’s 28 nm programmable logic,the Extensible Processing Platform takes a processor-centric approach by defining a comprehensive processor system implemented with standard design methods. This approach provides Software Developers a familiar programming environment within an optimized, full featured,powerful, yet low-cost, low-power processing platform.
標(biāo)簽： 369 WP 擴(kuò)展式 處理平臺(tái)
上傳時(shí)間： 2013-10-22
上傳用戶：685
賽靈思的新型可擴(kuò)展式處理平臺(tái)架構(gòu)可為開(kāi)發(fā)人員提供無(wú)與倫比的系統(tǒng)性能、靈活性、可擴(kuò)展性和集成度，并為降低系統(tǒng)功耗、成本和縮小尺寸進(jìn)行了精心優(yōu)化。 可擴(kuò)展式處理平臺(tái)基于 ARM 的雙核 Cortex™-A9MPCore 處理器以及賽靈思的 28nm 可編程邏輯之上，采用以處理器為核心的設(shè)計(jì)方案，并能定義通過(guò)標(biāo)準(zhǔn)設(shè)計(jì)方法實(shí)施的綜合處理器系統(tǒng)。這種方案可為軟件開(kāi)發(fā)人員在功能齊備且強(qiáng)大的優(yōu)化型低成本低功耗處理平臺(tái)上提供熟悉的編程環(huán)境。
標(biāo)簽： 369 WP 擴(kuò)展式 處理平臺(tái)
上傳時(shí)間： 2013-11-20
上傳用戶：杏簾在望
本文檔主要是以Altera公司的Stratix II系列的FPGA器件為例，介紹了其內(nèi)嵌的增強(qiáng)型可重配置PLL在不同的輸入時(shí)鐘頻率之間的動(dòng)態(tài)適應(yīng)，其目的是通過(guò)提供PLL的重配置功能，使得不需要對(duì)FPGA進(jìn)行重新編程就可以通過(guò)軟件手段完成PLL的重新配置，以重新鎖定和正常工作。
上傳時(shí)間： 2013-11-30
上傳用戶：liuqy
大部分傳統(tǒng)的位同步器是針對(duì)固定位速率遙測(cè)系統(tǒng)來(lái)設(shè)計(jì)的，這不能滿足一些可變位速率遙測(cè)接收機(jī)的需求。因此，提出一種基于FPGA實(shí)現(xiàn)的位同步器的設(shè)計(jì)，它能適應(yīng)不同位速率的遙測(cè)系統(tǒng)。同時(shí)，對(duì)這種位同步器的實(shí)現(xiàn)進(jìn)行了仿真，驗(yàn)證其正確性和可實(shí)現(xiàn)性。
上傳時(shí)間： 2013-11-01
上傳用戶：qb1993225
文中設(shè)計(jì)了一種可編程的FM鎖相發(fā)射機(jī)。利用Atmega8實(shí)現(xiàn)與計(jì)算機(jī)的串口通信，實(shí)現(xiàn)對(duì)鎖相環(huán)芯片和數(shù)字電位器的配置，達(dá)到改變輸出頻率和調(diào)制頻偏的目的。發(fā)射機(jī)輸出頻率覆蓋2 200~2 300 MHz，調(diào)制響應(yīng)100 Hz~3.5 MHz，能夠滿足大部分FM體制遙測(cè)系統(tǒng)的需要。
標(biāo)簽： 可編程 發(fā)射機(jī) 鎖相
上傳時(shí)間： 2013-10-23
上傳用戶：181992417
為提高農(nóng)產(chǎn)品追溯效率、降低農(nóng)產(chǎn)品跟蹤、監(jiān)控成本，通過(guò)對(duì)現(xiàn)有農(nóng)產(chǎn)品生產(chǎn)、定位、跟蹤、監(jiān)控、銷(xiāo)售等全過(guò)程進(jìn)行了分析，給出了一種基于RFID農(nóng)產(chǎn)品可追溯系統(tǒng)的物聯(lián)網(wǎng)設(shè)計(jì)方案。重點(diǎn)分析了標(biāo)簽的唯一編碼方案、RFID防碰撞算法和RFID數(shù)據(jù)采集過(guò)濾算法，最后對(duì)RFID數(shù)據(jù)采集進(jìn)行了仿真與實(shí)現(xiàn)。應(yīng)用結(jié)果表明對(duì)提高農(nóng)產(chǎn)品追溯效率、降低農(nóng)產(chǎn)品跟蹤、監(jiān)控成本有較明顯的效果。
標(biāo)簽： 物聯(lián)網(wǎng) 農(nóng)產(chǎn)品 關(guān)鍵算法
上傳時(shí)間： 2013-10-23
上傳用戶：plsee
MPEG（Moving Picture Experts Group）和VCEG（Video Coding Experts Group）已經(jīng)聯(lián)合開(kāi)發(fā)了一個(gè)比早期研發(fā)的MPEG 和H.263 性能更好的視頻壓縮編碼標(biāo)準(zhǔn)，這就是被命名為AVC（Advanced Video Coding），也被稱(chēng)為ITU-T H.264 建議和MPEG-4 的第10 部分的標(biāo)準(zhǔn)，簡(jiǎn)稱(chēng)為H.264/AVC 或H.264。這個(gè)國(guó)際標(biāo)準(zhǔn)已經(jīng)與2003 年3 月正式被ITU-T 所通過(guò)并在國(guó)際上正式頒布。為適應(yīng)高清視頻壓縮的需求，2004 年又增加了FRExt 部分；為適應(yīng)不同碼率及質(zhì)量的需求，2006 年又增加了可伸縮編碼 SVC。
上傳時(shí)間： 2013-11-19
上傳用戶：dancnc
摘 要： 針對(duì)非同分布的Nakagami信道，基于矩生成函數(shù)MGF(Moment Generation Function)的分析方法，提出正交空時(shí)分組碼系統(tǒng)STBC(Space-Time Block Coding)的一種快速性能評(píng)估算法，不需要涉及超幾何函數(shù)積分運(yùn)算，可在中高信噪比時(shí)，快速準(zhǔn)確地估計(jì)STBC系統(tǒng)的符號(hào)錯(cuò)誤概率性能。在平坦瑞利衰落信道下的計(jì)算機(jī)仿真表明，該算法與已有的STBC系統(tǒng)的近似估計(jì)算法相比，具有較優(yōu)的性能。 關(guān)鍵詞： 正交空時(shí)分組碼； MIMO； MGF； 誤符號(hào)率
上傳時(shí)間： 2014-12-29
上傳用戶：如果你也聽(tīng)說(shuō)
針對(duì)H.264的可伸縮視頻編碼擴(kuò)展標(biāo)準(zhǔn)（SVC）在噪聲信道中的傳輸，采用低密度奇偶校驗(yàn)碼（LDPC）提出一種非均衡差錯(cuò)保護(hù)的方案。在所提的方案中，根據(jù)時(shí)間、分辨率和質(zhì)量把原視頻序列按重要性分成不同的層。由于不同層的數(shù)據(jù)對(duì)錯(cuò)誤的敏感性不同，對(duì)其進(jìn)行不同碼率的LDPC信道編碼，實(shí)現(xiàn)非均衡差錯(cuò)保護(hù)。根據(jù)視頻流中每一幀不同層的PSNR增量不同，和不同信道碼率下正確解碼的概率不同，反復(fù)計(jì)算每一幀所有碼率組合的PSNR增量值并找出最大組，從而進(jìn)行信道編碼并傳輸。實(shí)驗(yàn)表明，在相同的平均碼率條件下，提出的方案相比其他方案的PSNR值增加了2.8 dB，更適合無(wú)線信道的傳輸。
上傳時(shí)間： 2013-10-13
上傳用戶：xitai
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
