亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

半導(dǎo)體、收音機

  • 基于FPGA控制的高速數據采集系統設計與實現.rar

    數據采集系統是信號與信息處理系統中不可缺少的重要組成部分,同時也是軟件無線電系統中的核心模塊,在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求,并充分體現在高性能FPGA平臺上設計SOC系統的思路,本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁,發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計,并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上,充分利用FPGA中豐富的時序資源,如鎖相環PLL、觸發器,緩沖器FIFO、計數器等,能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上,采用FPGA片內存儲器。可根據系統需要隨時進行設置,并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上,采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制,可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上,通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互,從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面,充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI,實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性,并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析,并對每個模塊都給出了精確的仿真結果。同時,文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法,并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。

    標簽: FPGA 控制 高速數據

    上傳時間: 2013-07-09

    上傳用戶:sdfsdfs

  • 基于FPGA組的ASIC邏輯驗證技術研究

    隨著ASIC設計規模的增長,功能驗證已成為整個開發周期的瓶頸。傳統的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求,基于FPGA組的原型驗證方法能有效縮短系統的開發周期,可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規模的增長,單芯片已無法容納整個設計,所以常常需要對設計進行邏輯分割,將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統的可配置互連結構和ASIC邏輯分割算法進行了深入的研究,提出了FPGA陣列的非對稱可配置互連結構。與現有的對稱互連結構相比,該結構能提供更多的互連通道,可實現對I/O數量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進行了較深入的研究。針對現有的兩類分割算法存在的不足,提出并實現了基于設計模塊的邏輯分割算法,該算法有三個重要特征:1)基于設計代碼;2)以模塊作為邏輯分割的最小單位;3)使用模塊資源信息指導邏輯分割過程,避免了設計分割過程的盲目性,簡化了邏輯分割過程。 本文還對并行邏輯分割方法進行了研究,提出了兩種基于不同任務分配策略的并行分割算法,并對其進行了模擬和性能分析;驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。 最后基于改進的芯片互連結構,使用原型系統驗證方法對某一大規模ASIC設計進行了邏輯分割和功能驗證。實驗結果表明,使用改進后的FPGA陣列互連結構可以更方便和快捷地實現ASIC設計的分割和驗證,不但能顯著提高芯片間互連路徑的利用率,而且能給邏輯分割乃至整個驗證過程提供更好的支持,滿足現在和將來大規模ASIC邏輯驗證的需求。

    標簽: FPGA ASIC 邏輯 驗證技術

    上傳時間: 2013-06-12

    上傳用戶:極客

  • 基于FPGA的有限沖激響應數字濾波器的研究及實現

    數字濾波作為數字信號處理技術的重要組成部分,廣泛應用于諸如信號分離、恢復、整形等多種場合中,本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應用。在工程實踐中,往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據需要而自行構造邏輯功能的數字集成電路。本課題研究FIR的FPGA解決方案體現電子系統的微型化和單片化,主要完成的工作如下: (1)以FIR濾波器的基本理論為依據,研究適應工程實際的數字濾波器的設計方法: (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎上,分析了利用FPGA特有的查找表結構完成這一運算的方法,從而解決了常系數乘法運算硬件實現的問題; (3)以—FIR低通濾波器為例說明FIR數字濾波器的具體實現方法,采用層次化、模塊化、參數化的設計思想,完成對整個FIR濾波器的功能模塊的劃分,以及各個功能模塊的具體設計; (4)設計參數可調的FIR低通濾波器的硬件電路:以EPFlK50TCl44-l為核心,包括A/D轉換電路、D/A轉換電路以及在系統配置電路等。以話音作為輸入信號,進行了實際濾波效果的測試。 實驗系統的測試結果表明,和傳統的數字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。

    標簽: FPGA 沖激響應 數字濾波器

    上傳時間: 2013-07-13

    上傳用戶:皇族傳媒

  • 基于FPGA的數字化通用PWM控制器設計

    如今電力電子電路的控制旨在實現高頻開關的計算機控制,并向著更高頻率、更低損耗和全數字化的方向發展。現場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路,它具有簡潔、經濟、高速度、低功耗等優勢,又具有全集成化、適用性強,便于開發和維護(升級)等顯著優點。與單片機和DSP相比,FPGA的頻率更高、速度更快,這些特點順應了電力電子電路的日趨高頻化和復雜化發展的需要。因此,在越來越多的領域中FPGA得到了日益廣泛的發展和應用。  本文提出了一種采用現場可編程門陣列(FPGA)器件實現數字化通用PWM控制器的方案。該控制器能產生多路PWM脈沖,具有開關頻率可調、各路脈沖間的相位可調、接口簡單、響應速度快、易修改、可現場編程等特點,可應用于PWM的全數字化控制。文中對方案的實現進行了比較詳細的論述,包括A/D采樣控制、PI算法的實現、PWM波形的產生、各模塊的工作原理等。  本文還提出一種新型ZCT-PWMBoost變換器,詳細的分析了該變換器的工作過程,并采用基于FPGA的數字化通用PWM控制器對這種軟開關Boost變換器進行控制,給出了比較完滿的實驗結果。實驗結果驗證了該控制器以及該ZCTBoost變換器的可行性和有效性,

    標簽: FPGA PWM 數字化 制器設計

    上傳時間: 2013-06-22

    上傳用戶:yph853211

  • 基于ARM的工業廢水pH值控制系統

    本文討論工業廢水中和處理中pH值的控制方法。由于中和反應中pH值的變化是一個嚴重非線性的過程,pH值控制被公認為世界上的控制難題之一,在此運用了ARM技術和模糊控制來解決這一難題。 論文首先介紹了工業廢水處理中酸堿度控制的現狀、存在的問題,并提出了基于ARM的工業廢水控制系統的設計方案。其次詳細研究了當前嵌入式系統的發展,深入探討了ARM嵌入式處理器的特點、應用及體系結構,并著重介紹了本文所使用的LPC2131微處理器。然后針對pH的非線性特點做了分析并設計了以INA116為核心元件的pH測量電路。在廣泛閱讀和全面深入總結國內外相關文獻資料的基礎上,了解了模糊控制的一些關鍵技術和發展現狀,設計出了基于ARM的工業廢水模糊控制器。 硬件設計與軟件設計為本論文的重點內容。硬件設計包括:電源電路、復位電路、晶振電路、Flash存儲器、SDRAM存儲器、JTAG電路、串行通信電路、LCD模塊設計、A/D變換模塊、PWM電磁閥驅動電路;軟件設計除了為硬件提供相應的驅動程序外,最重要的是用C語言實現了基于ARM的工業廢水模糊控制器。基于ARM的工業廢水控制系統中上位機和下位機的數據通訊采用RS-232方式,下位機采用C語言編程、ADS1.2開發,上位機采用Delph17.0進行設計。 論文的最后對全文的主要研究內容進行了總結,指出了設計過程中遇到的問題及存在的不足之處,給出了主要研究結論和今后的研究方向。實驗結果表明系統基本上達到了系統設計中所給出的性能指標,證明了整個系統設計的正確性和合理性,很好地解決了pH值控制中的非線性問題。與傳統控制方法相比較,本系統結構簡單,控制效果良好。

    標簽: ARM 工業 pH值 廢水

    上傳時間: 2013-04-24

    上傳用戶:ztj182002

  • 基于ARM的汽車電動助力轉向控制系統的設計及優化

    電動助力轉向系統(EPS)是集節能、環保、安全為一體的前沿技術,是未來車輛轉向系統的發展方向。本文研究了電動助力轉向系統的構成和工作原理,自主研發設計了一套電動助力轉向控制系統,并進行實車試驗。 控制系統中采用了基于ARM7TDMI—S內核的高性能芯片LPC2131芯片(EasyARM2131開發板)進行控制器設計,分析和選擇了系統的控制策略,完成了控制器的硬件和軟件設計。系統的控制策略中采用了折線改進型助力曲線助力方式和模糊與數字PID相結合的控制方法,并進行相關補償控制的分析;硬件設計過程中采用了抗干擾技術進行優化設計,完成了信號采集和處理電路、電機驅動電路、電源電路以及故障診斷等電路設計;軟件設計采用了結構化的沒計思想,完成了包括控制系統主程序、A/D采集子程序、車速和發動機信號的采集子程序、電機PWM控制驅動子程序以及故障診斷和信息顯示子程序的設計,并在扭矩信號處理程序中應用容錯技術進行了軟件冗余優化設計。 本文對自主開發設計的EPS控制系統進行了實車試驗和結果分析,試驗結果表明,本文所設計的基于ARM的汽車電動助力轉向控制系統在轉向輕便性、穩定性和可靠性等方面性能良好,完全滿足設計要求。

    標簽: ARM 汽車 控制系統 電動助力轉向

    上傳時間: 2013-07-21

    上傳用戶:cuibaigao

  • 微小電阻(10-8Ω)檢測技術的研究

    本文介紹了微小電阻的測量技術,擬采用數字鎖相環技術提取被噪聲淹沒的有用信號,通過多點測量及數據處理達到測試要求。該測量裝置以計算機為核心,配以高精度A/D 轉換器、低噪聲放大器和精密恒流源,對

    標簽: 小電阻 檢測技術

    上傳時間: 2013-06-22

    上傳用戶:kikye

  • 基于ARM與DSP的鐵路信號測試儀設計(ARM部分)

    軌道電路是列車運行實現自動控制和遠程控制的基礎設備之一,鐵路信號系統是保證運輸安全的基礎設施,是實現鐵路統一指揮調度,保證列車運行安全、提高運輸效率和質量的關鍵技術設備,也是鐵路信息化的重要技術領域。 基于ARM與DSP的鐵路信號測試儀主要作用是及時測試鐵路信號狀況,反映鐵路運行的情況。開發此套系統是集測試25Hz相敏軌道電路的電壓自動記錄儀以及相位差監測儀、ZPW-2000A的載頻與低頻測試功能于一體,是性價比較高、功能齊全的監測管理系統,它發揮了ARM控制性好與DSP計算速度快的優勢,實現了互補。由于采用的主要是集成芯片,所以體積小,重量輕,功耗低和便于攜帶,便于現場檢測。在滿足要求的前提下,為降低開發成本提高可靠性,CPU采用LPC2210的ARM7芯片。為使測試儀直觀、操作簡便,系統提供了良好的人機界面,包括顯示,按鍵操作等。 論文對FFT以及相關算法進行了分析和Matlab仿真;論文中給出了時鐘電路、LCD電路、數據存儲器Flash、JTAG等各功能模塊的設計原理,完成了硬件電路設計;系統軟件設計遵循模塊化、自頂向下的設計思路。在軟件設計方面,首先采用的是傳統主循環控制方法,功能上主要實現了A/D采樣程序、LCD顯示程序、數據存儲程序等的設計,對兩路25Hz信號電壓相位差的計算,其誤差不人于1度。為了改善系統性能提高系統的實時性,系統中引入實時操作系統μC/OS-Ⅱ,也有利于代碼移植及系統功能擴展。

    標簽: ARM DSP 鐵路信號 試儀設計

    上傳時間: 2013-04-24

    上傳用戶:隱界最新

  • 基于ARM S3C44B0X與μCOS-Ⅱ軟硬件平臺實驗系統的開發

    本論文的工作是針對高等職業技術學院嵌入式系統實驗和專業建設的實際需要而進行的。本文對ARM處理器及其寄存器結構做了認真的分析,對于文中涉及的系統硬件平臺核心即基于ARM7TDMI的S3C44BOX芯片進行了研究,分析了ARM7TDMI內核結構和使用特點,并從設計實驗的角度,研究了如何發揮器件的功能。在嵌入式操作系統的選擇上,考慮了ARM7內核的具體情況,選擇了μC/OS-II操作系統。論文對μC/OS-II的內核數據結構、運行機制以及μC/OS-II操作系統在S3C44BOX上的移植過程進行了詳細的討論。根據要求安排有A/D、D/A實驗、LCD顯示驅動、觸摸屏及鍵盤:還安排了綜合實驗,內容包括:跑馬燈、數碼管、蜂鳴器、A/D、D/A、LCD等。 第一章介紹了嵌入式系統及嵌入式處理器的基礎知識,包括目前常用的幾種嵌入式處理器、操作系統,以及如何進行嵌入式系統的選型。 第二章介紹了嵌入式實驗/開發系統使用的硬件平臺,包括處理器、存儲器、串行通信接口、以太網接口,提出了系統軟件的調試方法。平臺的硬件核心為SAMSUNG(三星)公司的S3C44BOX芯片。 第三章介紹了開發調試環境的建立,包括交叉編譯環境的建立以及相關程序庫、工具的安裝,編寫了相關程序。 第四章詳細介紹了μC/OS-II系統的移植。包括Bootloader的移植、啟動部分移植以及內存部分的移植,并給出了內核編譯的基本方法。 第五章給出了本文研究的主要結論,并對系統的發展前景進行展望。

    標簽: S3C44B0X ARM COS 軟硬件平臺

    上傳時間: 2013-06-27

    上傳用戶:hakim

  • 基于ARM的便攜式遠程動態心電記錄儀的研究

    心臟疾病一直是威脅人類生命健康的主要疾病之一。研究無創的心電信號檢測設備來檢測與評價心臟功能的狀況,并研究心臟疾病的成因是生物醫學電子學的重要研究課題之一。動態心電記錄儀(Holter)是用于記錄24小時長時間心電圖的一種設備。研制高性能的動態心電記錄、監護系統對于心血管疾病的診斷和治療具有十分重要的意義。 Holter技術發展至今已有幾十年歷史,但目前的Holter仍存在許多不足之處:(1)許多Holter采用8位、16位單片機作為控制系統,運算能力有限,無法加入自動診斷功能:(2)數據存儲采用固定焊接在板上的存儲芯片,容量小,數據取出回放不方便;(3)大部分Holter還不能實現心電信號的實時遠程傳輸,心電數據的分析以及分析報告的獲取往往要滯后好幾天時間,不利于心臟疾病的及早診斷及治療。 針對這些不足,本文設計了一個基于ARM(一種32位嵌入式處理器)的動態心電記錄儀。該記錄儀具有運算功能強、能夠實現心電信號實時遠程網絡傳輸的特點。為確保信息不會因網絡傳輸故障而丟失,本系統同時還采用了便于攜帶的SD(Secure Digital Memory)閃存卡作為存儲媒介,具有大容量數據存儲的功能。本文設計的系統主要完成的任務有心電信號的采集、心電信號的放大濾波、心電信號的顯示和心電信號的存儲與傳輸。整個系統由一片ARM嵌入式微處理器控制,本系統中采用的嵌入式微處理器是三星的S3C44BOX。放大和濾波電路主要是對電極導聯傳來的心電信號進行放大和濾除干擾信號,以獲取合適的信號大小并保證采集的心電信號的正確性。心電信號的顯示是把心電信號實時地顯示在Holter的液晶屏上,能使患者直觀地觀察到自己的心電信號情況。心電信號的存儲采用了容量大、成本及功耗低并且體積小方便攜帶的SD卡來存儲心電數據。心電數據的傳輸是通過以太網實現的,以太網可以實現快速、高正確率的傳輸。傳輸的數據由醫院內的服務器接收,并且在服務器端對心電信號進行相應的顯示和處理。為實現上述功能編寫的系統軟件包括Holter的Bootloader的設計、uCLINUX操作系統的移植、A/D轉換程序、液晶屏的控制及菜單程序、SD卡FAT文件格式的數據存儲和服務器端數據接收、波形顯示程序。本系統經過一定的實驗證明符合設計要求,具有體積小、成本低、使用方便的特點。

    標簽: ARM 便攜式 遠程 動態

    上傳時間: 2013-07-10

    上傳用戶:Amos

主站蜘蛛池模板: 石泉县| 玉山县| 云浮市| 手游| 丰台区| 乌拉特后旗| 娱乐| 大港区| 逊克县| 许昌县| 兴隆县| 禹州市| 逊克县| 黔西县| 香港 | 历史| 金昌市| 潞城市| 思茅市| 自贡市| 乌兰浩特市| 怀宁县| 夹江县| 乐陵市| 霍城县| 渭源县| 昌乐县| 镇平县| 积石山| 武清区| 桂林市| 盐池县| 读书| 广州市| 成都市| 遵化市| 富蕴县| 城固县| 嵊州市| 南木林县| 华阴市|