論文以反應(yīng)式步進(jìn)電機(jī)為研究對(duì)象，應(yīng)用了先進(jìn)的FPGA/CPLD技術(shù)，設(shè)計(jì)了一種全數(shù)字的步進(jìn)電機(jī)控制系統(tǒng)，通過(guò)了仿真、綜合和下載的各個(gè)程序測(cè)試環(huán)節(jié)，并在實(shí)驗(yàn)中得到了良好的應(yīng)用。 本論文分析了反應(yīng)式步進(jìn)電機(jī)工作原理以及其具體的控制過(guò)程，然后闡述了FPGA的設(shè)計(jì)原理以及所涉及到的相關(guān)芯片，接著對(duì)所要應(yīng)用的硬件語(yǔ)言VerilogHDL方面的知識(shí)進(jìn)行了簡(jiǎn)要地介紹，這些為論文的具體設(shè)計(jì)部分提供了理論基礎(chǔ)。 本系統(tǒng)針對(duì)需要實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的調(diào)速，設(shè)計(jì)出了一種符合要求的連續(xù)可調(diào)的脈沖信號(hào)發(fā)生器，整個(gè)脈沖信號(hào)發(fā)生器有兩個(gè)大的模塊組成，最后用一個(gè)頂層的模塊將二者連接起來(lái)，并且每個(gè)子模塊以及頂層的模塊都通過(guò)了仿真測(cè)試。系統(tǒng)采用了模塊化的設(shè)計(jì)思路，為系統(tǒng)的設(shè)計(jì)和維護(hù)提供了方便，同時(shí)也提高了系統(tǒng)性能的可擴(kuò)展性。系統(tǒng)采用一種軟件硬化的設(shè)計(jì)思路，應(yīng)用了VerilogHDL硬件語(yǔ)言，該語(yǔ)言較容易理解。軟件也是采用了目前應(yīng)用比較廣泛的幾種。在最后的實(shí)物實(shí)驗(yàn)中也取得了良好的效果，從而證明了設(shè)計(jì)的正確性。論文針對(duì)VerilogHDL硬件語(yǔ)言的應(yīng)用技巧以及實(shí)際編寫(xiě)程序中經(jīng)常遇到的問(wèn)題都做了詳細(xì)的解釋?zhuān)⑻岢隽藥讉€(gè)解決問(wèn)題的方法；對(duì)于如何合理的選擇芯片，文章也做了仔細(xì)說(shuō)明。 FPGA+VerilogHDL+EDA工具構(gòu)成的數(shù)字系統(tǒng)現(xiàn)場(chǎng)集成技術(shù)，是本系統(tǒng)設(shè)計(jì)的核心部分，該門(mén)技術(shù)具有操作靈活、利用廣泛以及價(jià)廉等特點(diǎn)。該門(mén)技術(shù)具有旺盛的生命力和廣闊的前景，必然推動(dòng)著整個(gè)集成電路產(chǎn)業(yè)系統(tǒng)集成的進(jìn)一步發(fā)展。整個(gè)系統(tǒng)設(shè)計(jì)采用了全數(shù)字化的控制方案，使系統(tǒng)更加緊湊、更加合理以及經(jīng)濟(jì)節(jié)約。由于系統(tǒng)的全數(shù)字化，使得整個(gè)系統(tǒng)運(yùn)行變得十分可靠，調(diào)試也極為方便。作為一種先進(jìn)技術(shù)的應(yīng)用，論文在很多方面做了新的嘗試。
標(biāo)簽： FPGA 步進(jìn)電機(jī)控制 系統(tǒng)研究
上傳時(shí)間： 2013-05-20
上傳用戶(hù)：zoushuiqi
隨著數(shù)字視頻廣播的發(fā)展，觀(guān)眾將會(huì)面對(duì)越來(lái)越多綜合或?qū)ｉT(mén)頻道的選擇，欣賞到更高品質(zhì)，更多服務(wù)的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權(quán)購(gòu)買(mǎi)，制作而承受更高的成本，單純的廣告收入已經(jīng)不夠。要求對(duì)用戶(hù)收取一定的收視費(fèi)用，而另一方面，調(diào)查也顯示用戶(hù)是愿意預(yù)付一定費(fèi)用以獲得更好服務(wù)的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對(duì)某些廣播服務(wù)實(shí)施接入控制，決定一個(gè)數(shù)字接受設(shè)備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶(hù)的系統(tǒng)。CA技術(shù)要求既能使用戶(hù)自由選擇收看節(jié)目又能保護(hù)廣播業(yè)者的利益，確算只有已支付了或即將支付費(fèi)用的用戶(hù)才能收看到所選的電視節(jié)目。在數(shù)字電視領(lǐng)域中，CA系統(tǒng)無(wú)疑將成為發(fā)展新服務(wù)的必需條件。但是在不同的運(yùn)營(yíng)商可能會(huì)使用不同的CA系統(tǒng)，在不同的CA系統(tǒng)之間進(jìn)行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個(gè)用戶(hù)接收設(shè)備中應(yīng)集成相應(yīng)的解擾模塊。在我國(guó)國(guó)家標(biāo)準(zhǔn)--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細(xì)的描述。 FPGA是英文Field Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)?？梢哉f(shuō)，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 首先本文簡(jiǎn)要介紹CA系統(tǒng)的目的和組成，F(xiàn)PGA的結(jié)構(gòu)和原理，優(yōu)勢(shì)。然后介紹了利用FPGA來(lái)實(shí)現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結(jié)構(gòu)，軟件仿真，劃分硬件模塊，硬件性能分析，驗(yàn)證平臺(tái)構(gòu)建，硬件實(shí)現(xiàn)等。 然后對(duì)以上各個(gè)部分做詳細(xì)的闡述。同時(shí)為了指導(dǎo)FPGA設(shè)計(jì)，給出了FPGA的結(jié)構(gòu)和原理與FPGA設(shè)計(jì)的基本原則、設(shè)計(jì)的基本技巧、設(shè)計(jì)的基本流程； 最后給出了該加擾系統(tǒng)的測(cè)試與驗(yàn)證方法以及驗(yàn)證和測(cè)試結(jié)果。
上傳時(shí)間： 2013-06-22
上傳用戶(hù)：chongchong2016
現(xiàn)代通信系統(tǒng)對(duì)帶寬和數(shù)據(jù)速率的要求越來(lái)越高，超寬帶(ultra-wideband，UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優(yōu)點(diǎn)，成為解決企業(yè)、家庭、公共場(chǎng)所等高速因特網(wǎng)接入的需求與越來(lái)越擁擠的頻率資源分配之間的矛盾的技術(shù)手段。 論文主要圍繞兩方面展開(kāi)分析：一是介紹用于UWB無(wú)載波脈沖調(diào)制及直接序列碼分多址調(diào)制(DS-CDMA)的新型脈沖，即Hermite正交脈沖，并且分析了這種構(gòu)建UWB多元通信和多用戶(hù)通信的系統(tǒng)性能。二是分析了UWB的多帶頻分復(fù)用物理層提案(MBOA)的調(diào)制技術(shù)，并在FPGA上實(shí)現(xiàn)了調(diào)制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調(diào)制系統(tǒng)，獲得高數(shù)據(jù)速率。調(diào)整脈沖的脈寬因子和中心頻率能使脈沖滿(mǎn)足FCC的頻譜要求。M元雙正交調(diào)制的接收機(jī)需要M/2個(gè)相關(guān)器，遠(yuǎn)比M元正交調(diào)制所需的相關(guān)器數(shù)量少。誤碼率一定時(shí)，維數(shù)M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動(dòng)時(shí)延的影響，但當(dāng)抖動(dòng)時(shí)延范圍小于0.02ns時(shí)，其影響較為不明顯。本文認(rèn)為1～8階的Hermite脈沖皆可用，可構(gòu)成16元雙正交系統(tǒng)。 正交Hermite脈沖集也可以構(gòu)造UWB多用戶(hù)系統(tǒng)。各用戶(hù)的信息用不同的Hermite脈沖同時(shí)傳輸，其多用戶(hù)的誤比特率上限低于高斯單脈沖構(gòu)成的PPM多用戶(hù)系統(tǒng)的誤比特率，所以其系統(tǒng)性能更優(yōu)。正交Hermite脈沖還可以用于UWB的DS-CDMA調(diào)制，在8個(gè)脈沖可用的情況下，最多可容64個(gè)用戶(hù)同時(shí)通信。 基于MBOA提出的UWB物理層協(xié)議，本文用Verilog硬件語(yǔ)言實(shí)現(xiàn)了調(diào)制與解調(diào)結(jié)構(gòu)，并用Modelsim做了時(shí)序驗(yàn)證。用Verilog編程實(shí)現(xiàn)的輸出數(shù)據(jù)與Matlab生成的UWB建模的輸出結(jié)果一致。為了達(dá)到UWBMB-OFDM系統(tǒng)的FFT處理器的要求，一個(gè)混和基多通道流水線(xiàn)的FFT算法結(jié)構(gòu)被提出。其有效的實(shí)現(xiàn)方法也被提出。這種結(jié)構(gòu)采用多通道以獲得高的數(shù)據(jù)吞吐量。此外，它用于存儲(chǔ)和復(fù)數(shù)乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復(fù)數(shù)乘法器的數(shù)量。在132MHz的工作頻率下，整個(gè)128點(diǎn)FFT變換在此結(jié)構(gòu)模式下只需要242.4ns,滿(mǎn)足了MBOA的要求。
上傳時(shí)間： 2013-07-29
上傳用戶(hù)：TI初學(xué)者
隨著國(guó)民經(jīng)濟(jì)的飛速發(fā)展，傳統(tǒng)的電機(jī)已無(wú)法滿(mǎn)足當(dāng)前工程的要求，其作用也由過(guò)去簡(jiǎn)單的起?？刂?、提供動(dòng)力上升到要求對(duì)其速度、位置、轉(zhuǎn)矩等進(jìn)行精確的控制，并能實(shí)現(xiàn)快速加速、減速、反轉(zhuǎn)以及準(zhǔn)確停止等，使被驅(qū)動(dòng)的機(jī)械運(yùn)動(dòng)符合于集的要求。在集成電路、現(xiàn)代電子技術(shù)及控制理論飛速發(fā)展的今天，電機(jī)控制技術(shù)也得到了飛快的發(fā)展，電機(jī)控制器也由模擬分立元件構(gòu)成的電路向數(shù)?；旌稀⑷珨?shù)字方向發(fā)展。本論文主要研究了FPGA芯片在電機(jī)控制器中的應(yīng)用。 論文首先對(duì)無(wú)刷直流電機(jī)系統(tǒng)進(jìn)行了綜合性論述。對(duì)系統(tǒng)的組成、及系統(tǒng)中主要部分：如位置傳感器、逆變器和功率器件、供電直流電源進(jìn)行了較詳細(xì)的說(shuō)明；并且提出了與本研究相關(guān)的控制機(jī)理和實(shí)施方案。 其次，論文對(duì)FPGA芯片的特點(diǎn)及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進(jìn)行了較詳細(xì)的論述；同時(shí)對(duì)超高速集成電路硬件描述語(yǔ)言(VHDL)的特點(diǎn)和應(yīng)用進(jìn)行了研究；并提出了應(yīng)用FPGA芯片對(duì)電機(jī)速度進(jìn)行控制的系統(tǒng)構(gòu)成及工作原理。 論文還對(duì)FPGA芯片與DSP芯片共同完成電機(jī)控制的方案進(jìn)行了論述，利用ALTERA公司的FPGA芯片完成了電機(jī)控制器的設(shè)計(jì)、制造和調(diào)試，并在此基礎(chǔ)上分析研究了利用此控制器對(duì)無(wú)刷直流電機(jī)進(jìn)行調(diào)速控制的方法；兩種控制器共同工作，組合方便、功能強(qiáng)大，適合在高精度、高效、寬變速控制的應(yīng)用場(chǎng)合下，可對(duì)電機(jī)實(shí)現(xiàn)精度更高、策略更復(fù)雜的控制。 論文最后還對(duì)在具體產(chǎn)品中的應(yīng)用效果及行了簡(jiǎn)單分析。
標(biāo)簽： FPGA 電機(jī)控制器 中的應(yīng)用
上傳時(shí)間： 2013-08-04
上傳用戶(hù)：小鵬
甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內(nèi)進(jìn)行數(shù)據(jù)傳輸?shù)墓鈧鬏敿夹g(shù).它主要應(yīng)用于網(wǎng)絡(luò)中的交換機(jī)、核心路由器(CR)、光交叉連接設(shè)備(OXC)、分插復(fù)用器(ADM)和波分復(fù)用(WDM)終端等不同層次設(shè)備之間的互連,具有構(gòu)建方便、性能穩(wěn)定和成本低等優(yōu)點(diǎn),是光通信技術(shù)發(fā)展的一個(gè)全新領(lǐng)域,逐漸成為國(guó)際通用的標(biāo)準(zhǔn)技術(shù),成為全光網(wǎng)的一個(gè)重要組成部分. 本文深入研究了VSR并行光傳輸系統(tǒng),完成了VSR技術(shù)的核心部分--轉(zhuǎn)換器子系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),使用現(xiàn)場(chǎng)可編程陣列FPGA(Field Programmable GateArray)來(lái)完成轉(zhuǎn)換器電路的設(shè)計(jì)和功能實(shí)現(xiàn).深入研究現(xiàn)有VSR4-1.0和VSR4-3.0兩種并行傳輸標(biāo)準(zhǔn),在其技術(shù)原理的基礎(chǔ)上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統(tǒng)總吞吐量大的優(yōu)勢(shì),為將來(lái)向更高速率升級(jí)提供了依據(jù).根據(jù)萬(wàn)兆以太網(wǎng)的技術(shù)特點(diǎn)和傳輸要求,提出并設(shè)計(jì)了用VSR技術(shù)實(shí)現(xiàn)局域和廣域萬(wàn)兆以太網(wǎng)在較短距離上的高速互連的系統(tǒng)方案,成功地將VSR技術(shù)移植到萬(wàn)兆以太網(wǎng)上,實(shí)現(xiàn)低成本、構(gòu)建方便和性能穩(wěn)定的高速短距離傳輸. 本文所有的設(shè)計(jì)均在A(yíng)ltera Stratix GX系列FPGA的EP1SGX25F1020C7上實(shí)現(xiàn),采用Altera的Quartus Ⅱ開(kāi)發(fā)工具和 Verilog HDL硬件描述語(yǔ)言完成了VSR4-1.0轉(zhuǎn)換器集成電路和萬(wàn)兆以太網(wǎng)的SERDES的設(shè)計(jì)和仿真,并給出了各模塊的電路結(jié)構(gòu)和仿真結(jié)果.仿真的結(jié)果表明,所有的設(shè)計(jì)均能正確的實(shí)現(xiàn)各自的功能,完全能夠滿(mǎn)足10Gb/s高速并行傳輸系統(tǒng)的要求.
上傳時(shí)間： 2013-07-14
上傳用戶(hù)：han0097
全數(shù)字調(diào)制解調(diào)技術(shù)具有多速率、多制式、智能性等特點(diǎn)，這極大的提高了通信系統(tǒng)的靈活性和通用性，符合未來(lái)通信技術(shù)發(fā)展的方向?！ ”疚膹娜缦聨讉€(gè)方面對(duì)全數(shù)字調(diào)制解調(diào)器進(jìn)行了深入系統(tǒng)研究：1，在介紹全數(shù)字調(diào)制解調(diào)器的發(fā)展現(xiàn)狀和研究QPSK通信調(diào)制解調(diào)方式的基礎(chǔ)上，依據(jù)軟件定性仿真分析了QPSK正交調(diào)制解調(diào)系統(tǒng)，設(shè)計(jì)出了滿(mǎn)足系統(tǒng)要求的實(shí)現(xiàn)電路框圖并選定了芯片；2，在完成了基于FPGA芯片實(shí)現(xiàn)QPSK調(diào)制解調(diào)的算法方案設(shè)計(jì)基礎(chǔ)上，利用VHDL語(yǔ)言完成了芯片程序的設(shè)計(jì)，并對(duì)其進(jìn)行了調(diào)試和功能仿真；3，利用設(shè)計(jì)出的調(diào)制解調(diào)器與選定的AD、DA、正交調(diào)制解調(diào)芯片，完成了QPSK通信系統(tǒng)的硬件電路的設(shè)計(jì)并完成了調(diào)制電路的研制；4，完成電路的信息速率大于300Kbps，產(chǎn)生的中頻信號(hào)中心頻率70MHz，帶寬500KHz，滿(mǎn)足系統(tǒng)設(shè)計(jì)要求，由于時(shí)間關(guān)系解調(diào)電路仍在調(diào)試中。 本文基于FPGA實(shí)現(xiàn)的QPSK數(shù)字調(diào)制解調(diào)器具有體積小、集成度高和軟件可升級(jí)等優(yōu)點(diǎn)，這為設(shè)計(jì)高集成和高靈活性的通信系統(tǒng)提供了技術(shù)基礎(chǔ)。
標(biāo)簽： QPSK FPGA 基帶 通信設(shè)計(jì)
上傳時(shí)間： 2013-07-08
上傳用戶(hù)：xinshou123456
本文對(duì)于全并行Viterbi譯碼器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究，并最終將用FPGA實(shí)現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中?！ ∈紫冉榻B了卷積碼及Viterbi譯碼算法的基本原理，并對(duì)卷積碼的糾錯(cuò)性能進(jìn)行了理論分析。接著介紹了Viterbi譯碼器各個(gè)模塊實(shí)現(xiàn)的一些經(jīng)典算法，對(duì)這些算法的硬件結(jié)構(gòu)設(shè)計(jì)進(jìn)行優(yōu)化并利用FPGA實(shí)現(xiàn)，而后在QuartusⅡ平臺(tái)上對(duì)各模塊的實(shí)現(xiàn)進(jìn)行仿真以及在Matlab平臺(tái)上對(duì)結(jié)果進(jìn)行驗(yàn)證。最后給出Viterbi譯碼模塊應(yīng)用在實(shí)際系統(tǒng)上的誤碼率測(cè)試性能結(jié)果?！ y(cè)試結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了工程標(biāo)準(zhǔn)的要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，同時(shí)所設(shè)計(jì)的基于FPGA實(shí)現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽?yīng)用場(chǎng)合。
上傳時(shí)間： 2013-07-30
上傳用戶(hù)：13913148949
本文研究特種LCD的圖像處理方法和FPGA實(shí)現(xiàn)方案，并研制出基于FPGA的若干實(shí)際應(yīng)用系統(tǒng)，有效地解決目前存在的問(wèn)題。本文主要研究?jī)?nèi)容為： (1)給出一種基于彩色空間變換的色彩調(diào)整方法，在YCrCb空間內(nèi)實(shí)現(xiàn)亮度和色度分離，避免了RGB空間兩者同時(shí)變化造成偏色和失真的現(xiàn)象，并在FPGA內(nèi)采用流水線(xiàn)結(jié)構(gòu)改進(jìn)3階矩陣運(yùn)算的邏輯結(jié)構(gòu)，節(jié)省出2/3的邏輯資源，提高了模塊的最高運(yùn)行速度?！ ?2)研究利用FPGA實(shí)現(xiàn)圖像實(shí)時(shí)縮放處理的方法，選擇能夠滿(mǎn)足特種LCD要求的雙線(xiàn)性插值法作為研究對(duì)象，實(shí)時(shí)計(jì)算插值系數(shù)dx和dy，并采用流水線(xiàn)結(jié)構(gòu)進(jìn)行插值計(jì)算，僅使用FPGA中的3個(gè)雙端口RAM來(lái)緩沖圖像數(shù)據(jù)，沒(méi)有外擴(kuò)大容量幀存儲(chǔ)器，降低了成本，提高特種LCD的系統(tǒng)兼容性。 (3)設(shè)計(jì)一種針對(duì)特種LCD更為簡(jiǎn)捷、有效的隔行轉(zhuǎn)逐行掃描的實(shí)現(xiàn)方案，即利用圖像實(shí)時(shí)縮放的方法，把一場(chǎng)圖像縮放到LCD的分辨率，實(shí)現(xiàn)復(fù)合視頻圖像在LCD的“滿(mǎn)屏”顯示，改善現(xiàn)有特種LCD在顯示隔行掃描的復(fù)合視頻信號(hào)時(shí)，遇到圖像信息丟失或顯示效果不佳的問(wèn)題?！ ?4)設(shè)計(jì)出一種基于字符和位圖的數(shù)字OSD控制核，合理使用分布式RAM和塊RAM兩種邏輯資源來(lái)存儲(chǔ)字符和位圖信息，OSD圖像由數(shù)字邏輯自動(dòng)合成，編程簡(jiǎn)單靈活，使特種LCD的參數(shù)調(diào)整更加方便?！ ?5)研制成功基于FPGA的特種LCD顯示控制板，能顯示三種分辨率640×480，800×600，1024×768的圖像信號(hào)；支持寬范圍的亮度、對(duì)比度、顯示位置等參數(shù)的實(shí)時(shí)調(diào)整，并提供全功能的透明OSD菜單進(jìn)行指示。 (6)研制成功基于FPGA的特種LCD圖像調(diào)節(jié)板，用于對(duì)某型號(hào)機(jī)載特種LCD進(jìn)行改造，增加寬范圍的亮度、對(duì)比度、圖像顯示位置的實(shí)時(shí)調(diào)整功能，提供無(wú)信號(hào)輸入檢測(cè)與OSD指示功能，提高圖像顯示的性能，通過(guò)了環(huán)境溫度試驗(yàn)與性能測(cè)試，并已裝機(jī)?！ ?7)研制成功基于DSP和FPGA的圖像采集顯示板，實(shí)現(xiàn)了對(duì)全分辨率復(fù)合視頻信號(hào)進(jìn)行25幀/秒的實(shí)時(shí)采集和顯示，在DSP內(nèi)使用“三幀”輪換的圖像數(shù)據(jù)緩沖方法提高了系統(tǒng)的實(shí)時(shí)處理能力，使之能夠完成一定復(fù)雜度的實(shí)時(shí)圖像處理。
上傳時(shí)間： 2013-06-12
上傳用戶(hù)：ivan-mtk
當(dāng)前，在系統(tǒng)級(jí)互連設(shè)計(jì)中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢(shì)。人們已經(jīng)意識(shí)到串行I/O“潮流”是不可避免的，因?yàn)樵诟哂?Gbps的速度下，并行I/O方案已經(jīng)達(dá)到了物理極限，不能再提供可靠和經(jīng)濟(jì)的信號(hào)同步方法。基于串行I/O的設(shè)計(jì)帶來(lái)許多傳統(tǒng)并行方法所無(wú)法提供的優(yōu)點(diǎn)，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線(xiàn)更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來(lái)越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計(jì)中，包括PC、消費(fèi)電子、海量存儲(chǔ)、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計(jì)算和控制、測(cè)試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn)，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過(guò)Aurora協(xié)議封裝并在芯片間、電路板間甚至機(jī)箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴(kuò)展到3.125Gbps。Aurora還可將1至16個(gè)物理通道綁定在一起形成一個(gè)虛擬鏈路。16個(gè)通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級(jí)路由器和交換機(jī)、遠(yuǎn)程接入交換機(jī)、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲(chǔ)子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線(xiàn)和CompactPCI總線(xiàn)都是采用并行總線(xiàn)方式。然而對(duì)帶寬需求的不斷增加使新興的高速串行總線(xiàn)背板正在逐漸取代傳統(tǒng)的并行總線(xiàn)背板?，F(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過(guò)10Gbps。AdvancedTCA（先進(jìn)電信計(jì)算架構(gòu)）正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺(tái)被提出并得到快速的發(fā)展。它由PCI工業(yè)計(jì)算機(jī)制造商協(xié)會(huì)（PICMG）開(kāi)發(fā)，其主要目的是定義一種開(kāi)放的通信和計(jì)算架構(gòu)，使它們能被方便而迅速地集成，滿(mǎn)足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線(xiàn)結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓?fù)?、高信?hào)密度、標(biāo)準(zhǔn)機(jī)械與電氣特性、足夠步線(xiàn)長(zhǎng)度等特性，滿(mǎn)足當(dāng)前和未來(lái)高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計(jì)高速串行接口將為設(shè)計(jì)帶來(lái)巨大的靈活性和可擴(kuò)展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個(gè)RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強(qiáng)大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過(guò)渡提供了一個(gè)理想的連接平臺(tái)。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計(jì)傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對(duì)串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進(jìn)行了簡(jiǎn)要的介紹和分析，詳細(xì)分析了所涉及到的主要技術(shù)包括線(xiàn)路編解碼、控制字符、逗點(diǎn)檢測(cè)、擾碼、時(shí)鐘校正、通道綁定、預(yù)加重等。同時(shí)對(duì)AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進(jìn)行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計(jì)方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計(jì)工具，可在標(biāo)準(zhǔn)ATCA機(jī)框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時(shí)間： 2013-05-29
上傳用戶(hù)：frank1234
逆變控制器的發(fā)展經(jīng)歷從分立元件的模擬電路到以專(zhuān)用微處理芯片（DSP/MCU）為核心的電路系統(tǒng)，并從數(shù)?；旌想娐愤^(guò)渡到純數(shù)字控制的歷程。但是，通用微處理芯片是為一般目的而設(shè)計(jì)，存在一定局限。為此，近幾年來(lái)逆變器專(zhuān)用控制芯片（ASIC）實(shí)現(xiàn)技術(shù)的研究越來(lái)越受到關(guān)注，已成為逆變控制器發(fā)展的新方向之一。本文利用一個(gè)成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專(zhuān)用控制芯片ASIC的實(shí)現(xiàn)技術(shù)，依次對(duì)專(zhuān)用芯片的系統(tǒng)功能劃分，硬件算法，全系統(tǒng)的硬件設(shè)計(jì)及優(yōu)化，流水線(xiàn)操作和并行化，芯片運(yùn)行穩(wěn)定性等問(wèn)題進(jìn)行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時(shí)間和離散時(shí)間的數(shù)學(xué)模型，以及基于極點(diǎn)配置的單相電壓型PWM逆變器電流內(nèi)環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設(shè)計(jì)過(guò)程，同時(shí)給出了仿真結(jié)果，仿真表明此系統(tǒng)具有很好的動(dòng)、靜態(tài)性能，并且具有自動(dòng)限流功能，提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結(jié)構(gòu)。在給出本芯片應(yīng)用目標(biāo)的基礎(chǔ)上，制定了FPGA目標(biāo)器件的選擇原則和芯片的技術(shù)規(guī)格，完成了器件選型及相關(guān)的開(kāi)發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復(fù)雜FPGA設(shè)計(jì)的設(shè)計(jì)方法學(xué)，詳細(xì)介紹了基于FPGA的ASIC設(shè)計(jì)流程，概要介紹了僅使用QuartusII的開(kāi)發(fā)流程，以及Modelsim、SynplifyPro、QuartusII結(jié)合使用的開(kāi)發(fā)流程。在此基礎(chǔ)上，進(jìn)行了芯片系統(tǒng)功能劃分，針對(duì)：DDS標(biāo)準(zhǔn)正弦波發(fā)生器，電壓電流雙環(huán)控制算法單元，硬件PI算法單元，SPWM產(chǎn)生器，三角波發(fā)生器，死區(qū)控制器，數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設(shè)計(jì)。分析了全數(shù)字鎖相環(huán)的結(jié)構(gòu)和模型，以此為基礎(chǔ)，設(shè)計(jì)了一種應(yīng)用于逆變器的，用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波，用相位累加器實(shí)現(xiàn)數(shù)控振蕩器（DCO）功能的高精度二階全數(shù)字鎖相環(huán)（DPLL）。分析了“流水線(xiàn)操作”等設(shè)計(jì)優(yōu)化問(wèn)題，并針對(duì)逆變器控制系統(tǒng)中，控制系統(tǒng)算法呈多層結(jié)構(gòu)，且層與層之間還有數(shù)據(jù)流聯(lián)系，其執(zhí)行順序和數(shù)據(jù)流的走向較為復(fù)雜，不利于直接采用流水線(xiàn)技術(shù)進(jìn)行設(shè)計(jì)的特點(diǎn)，提出一種全新的“分層多級(jí)流水線(xiàn)”設(shè)計(jì)技術(shù)，有效地解決了復(fù)雜控制系統(tǒng)的流水線(xiàn)優(yōu)化設(shè)計(jì)問(wèn)題。本文最后對(duì)芯片運(yùn)行穩(wěn)定性等問(wèn)題進(jìn)行了初步研究。指出了設(shè)計(jì)中的“競(jìng)爭(zhēng)冒險(xiǎn)”和飽受困擾之苦的“亞穩(wěn)態(tài)”問(wèn)題，分析了產(chǎn)生機(jī)理，并給出了常用的解決措施。
上傳時(shí)間： 2013-05-28
上傳用戶(hù)：ice_qi
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
