H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項(xiàng)新的視頻壓縮技術(shù)標(biāo)準(zhǔn),在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點(diǎn)。在同樣的視覺質(zhì)量前提下,H.264/AVC比H.263和MPEG-4節(jié)約了50%的碼率。但H.264獲得優(yōu)越性能的代價(jià)是計(jì)算復(fù)雜度的增加,據(jù)估計(jì)其編碼的計(jì)算復(fù)雜度大約為H.263的3倍,因此很難應(yīng)用于實(shí)時(shí)視頻處理領(lǐng)域。針對(duì)這一現(xiàn)狀,業(yè)內(nèi)做了大量的研究工作,力圖降低其計(jì)算復(fù)雜度和提高運(yùn)行效率。比如在運(yùn)動(dòng)估計(jì)方面,國內(nèi)外在這方面的研究已經(jīng)很成熟。而針對(duì)幀內(nèi)/幀間預(yù)測(cè)編碼的研究卻較少。因此研究預(yù)測(cè)模式的快速算法具有理論意義和應(yīng)用價(jià)值。 本文在詳細(xì)研究H.264標(biāo)準(zhǔn)視頻壓縮編碼特點(diǎn)基礎(chǔ)上,分析了H.264幀內(nèi)編碼, 幀間編碼及變換,量化技術(shù)的原理及特點(diǎn),提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法,通過結(jié)合SAD的模式選擇方法來減少模式選擇數(shù)目。它采用了Sobel梯度算子計(jì)算當(dāng)前塊的邊緣信息,累加當(dāng)前塊中屬于同一方向像素點(diǎn)的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖,以便確定最可能的預(yù)測(cè)模式。該算法有效降低了編碼器的運(yùn)算復(fù)雜度,在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明:Foreman 圖像序列編碼性能有了提高,其中PSNR平均降低了0.06dB,Bitrate平均降低了19.4%,這大大提高了視頻傳輸?shù)馁|(zhì)量。 另外在幀間預(yù)測(cè)模式選擇算法方面進(jìn)行了改進(jìn)研究:按順序?qū)Σ煌愋瓦M(jìn)行判決,有選擇地去比較可能模式,使得在有效減少需判決的模式數(shù)量的同時(shí),結(jié)合小塊模式搜索中途停止準(zhǔn)則來確定最優(yōu)模式。仿真表明:改進(jìn)算法相對(duì)與原來算法能夠節(jié)省很多的編碼時(shí)間(平均下降了49.3%),但帶來的圖像質(zhì)星的下降(平均下降0.08dB,可以忽略)和碼率較少的增加。 同時(shí)在整數(shù)DCT變換模塊中,提出了一種快速蝶形算法,使得對(duì)4×4點(diǎn)數(shù)據(jù)做一次變換,只需通過8×8次加法和2×8次移位運(yùn)算便可完成,與原來12×8次加法和4×8次移位相比,新算法大大降低了運(yùn)算復(fù)雜度。 最后介紹FPGA的特點(diǎn)及設(shè)計(jì)流程,并實(shí)現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實(shí)現(xiàn)的H.264編碼視頻處理模塊設(shè)計(jì)具備了成本低,周期短,設(shè)計(jì)方法靈活等優(yōu)點(diǎn),具有廣闊的市場(chǎng)應(yīng)用前景。 仿真表明,通過使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高,使H.264 Baseline編碼器能在PC平臺(tái)上實(shí)現(xiàn)實(shí)時(shí)編碼。
上傳時(shí)間: 2013-07-18
上傳用戶:zukfu
很全的DSP電機(jī)控制原理圖和PCB圖,SCH和PCB資料全,是學(xué)習(xí)和了解DSP的好文件,希望對(duì)要學(xué)習(xí)和了解DSP的朋友帶來幫助。
上傳時(shí)間: 2013-05-24
上傳用戶:13215175592
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域,目前,常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法,是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究,DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表,然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分:相位累加器可以時(shí)鐘的控制下完成相位的累加;相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn);D/A轉(zhuǎn)換電路,將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快,在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實(shí)現(xiàn)一個(gè)DDS系統(tǒng),該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的,使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展,闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義;然后介紹了DDS的基本理論;接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開發(fā)流程、使用工具等;隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法,給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片,具有高性能、高性價(jià)比,電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn);接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析,特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論,由此得出了改善系統(tǒng)性能的幾種方法;最后給出硬件實(shí)物照片和測(cè)試結(jié)果,并對(duì)此作了一定的分析。
上傳時(shí)間: 2013-07-05
上傳用戶:suxuan110425
包含很多CAN總線的資料,包括CAN入門書等,資料很全。
上傳時(shí)間: 2013-04-24
上傳用戶:奇奇奔奔
LED全攻略的全部說明,請(qǐng)各位下載仔細(xì)查看地。
標(biāo)簽: LED
上傳時(shí)間: 2013-07-28
上傳用戶:13160677563
偏移正交相移鍵控(OQPSK:Offset Quadrature Phase Shift Keying)調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù),具有頻譜利用率高、頻譜特性好等特點(diǎn),廣泛應(yīng)用于衛(wèi)星通信和移動(dòng)通信領(lǐng)域。 論文以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為研究背景,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器,其中調(diào)制器主要用于仿真未知信號(hào),作為測(cè)試信號(hào)源。論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法,包括成形濾波器、NCO模型、載波恢復(fù)、定時(shí)恢復(fù)等;完成了整個(gè)調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上,采用VHDL硬件描述語言在Xilinx公司ISE7.1開發(fā)環(huán)境下設(shè)計(jì)并實(shí)現(xiàn)了各個(gè)算法模塊,并在硬件平臺(tái)上加以實(shí)現(xiàn)。通過實(shí)際現(xiàn)場(chǎng)測(cè)試,實(shí)現(xiàn)了對(duì)所偵收信號(hào)的正確解調(diào)。論文還實(shí)現(xiàn)了解調(diào)器的百兆以太網(wǎng)接口,使得系統(tǒng)可以方便地將解調(diào)數(shù)據(jù)發(fā)送給計(jì)算機(jī)進(jìn)行后續(xù)處理。
上傳時(shí)間: 2013-06-30
上傳用戶:Miyuki
許繼的2812開發(fā)全套驅(qū)動(dòng)程序,很全很實(shí)用的
標(biāo)簽: 2812 驅(qū)動(dòng)程序
上傳時(shí)間: 2013-05-22
上傳用戶:shiny3333
手機(jī) 開發(fā) 用的 全 modem 資料
標(biāo)簽: modem 手機(jī)開發(fā)
上傳時(shí)間: 2013-04-24
上傳用戶:JESS
很全的電子元器件基礎(chǔ)知識(shí)講義,希望喜歡的朋友收藏!
標(biāo)簽: 電子元器件 基礎(chǔ)知識(shí) 講義
上傳時(shí)間: 2013-07-01
上傳用戶:zl5712176
如今電力電子電路的控制旨在實(shí)現(xiàn)高頻開關(guān)的計(jì)算機(jī)控制,并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場(chǎng)可編程門陣列器件(Field Programmable Gate Arrays)是近年來嶄露頭角的一類新型集成電路,它具有簡(jiǎn)潔、經(jīng)濟(jì)、高速度、低功耗等優(yōu)勢(shì),又具有全集成化、適用性強(qiáng),便于開發(fā)和維護(hù)(升級(jí))等顯著優(yōu)點(diǎn)。與單片機(jī)和DSP相比,F(xiàn)PGA的頻率更高、速度更快,這些特點(diǎn)順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此,在越來越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。 本文提出了一種采用現(xiàn)場(chǎng)可編程門陣列(FPGA)器件實(shí)現(xiàn)數(shù)字化變頻調(diào)速控制系統(tǒng)的設(shè)計(jì)方案。該系統(tǒng)能產(chǎn)生三相六路正弦脈寬調(diào)制(SPWM)波形;調(diào)制頻率范圍為0~4KHZ,分7級(jí)控制;16位的速度控制分辨率;載波頻率分8級(jí)控制,最高可達(dá)24KHZ;系統(tǒng)接口兼容Intel系列和Motorola系列單片機(jī);該系統(tǒng)控制簡(jiǎn)單、精確,易修改,可現(xiàn)場(chǎng)編程;同時(shí)具有脈沖延時(shí)小、最小脈沖刪除、過壓和過流保護(hù)功能等特點(diǎn),可應(yīng)用于PWM變頻調(diào)速系統(tǒng)的全數(shù)字化控制。文中對(duì)方案的實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述,主要包括系統(tǒng)設(shè)計(jì)的理論分析,系統(tǒng)結(jié)構(gòu)設(shè)計(jì)及在FPGA硬件上的實(shí)現(xiàn),最終驗(yàn)證了該控制系統(tǒng)的可行性和有效性。 數(shù)字化設(shè)計(jì)是本系統(tǒng)的特點(diǎn),系統(tǒng)最終生成的三相SPWM脈沖是基于三相正弦調(diào)制波和三角載波比較得到的。設(shè)計(jì)時(shí),充分結(jié)合FPGA器件的結(jié)構(gòu)特點(diǎn),利用一種改進(jìn)結(jié)構(gòu)的數(shù)字控制振蕩器(NCO)來產(chǎn)生正弦波樣本,在一定程度上解決了傳統(tǒng)NCO產(chǎn)生正弦波的精度和頻率相互制約的問題;把分時(shí)復(fù)用數(shù)字通信原理結(jié)合到系統(tǒng)的設(shè)計(jì)中,設(shè)計(jì)出分時(shí)運(yùn)算電路,使得系統(tǒng)在同步時(shí)鐘下,生成三相正弦調(diào)制波而不影響系統(tǒng)的速度,同三角載波邏輯比較后,最終得到三相SPWM脈沖序列。
標(biāo)簽: FPGA 變頻調(diào)速控制 系統(tǒng)設(shè)計(jì)
上傳時(shí)間: 2013-07-05
上傳用戶:duoshen1989
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1