Writing Robust Java Code The AmbySoft Inc. Coding Standards for Java v17.01d Scott W. Ambler Software Process Mentor This Version: January 15, 2000 Copyright 1998-1999 AmbySoft Inc.Purpose of this White Paper This white paper describes a collection of standards, conventio code. They are based on sound, proven software engineering p understand, to maintain, and to enhance. Furthermore, by foll productivity as a Java developer should increase remarkably ¨C write high-quality code right from the start you will have a much development process. Finally, following a common set of codi making teams of developers significantly more productive.
標(biāo)簽： W. Java Standards AmbySoft
上傳時(shí)間： 2013-12-22
上傳用戶：mhp0114
本書(shū)完整的說(shuō)明與充分的網(wǎng)路支援，可以使讀者能充分地掌握MATLAB的脈動(dòng)，擁有解決工程問(wèn)題的最佳利器,1-10章
標(biāo)簽： 分
上傳時(shí)間： 2014-01-19
上傳用戶：lvzhr
本書(shū)完整的說(shuō)明與充分的網(wǎng)路支援，可以使讀者能充分地掌握MATLAB的脈動(dòng)，擁有解決工程問(wèn)題的最佳利器,11-20章
標(biāo)簽： 分
上傳時(shí)間： 2014-11-27
上傳用戶：chenbhdt
本書(shū)完整的說(shuō)明與充分的網(wǎng)路支援，可以使讀者能充分地掌握MATLAB的脈動(dòng)，擁有解決工程問(wèn)題的最佳利器,21-29章
標(biāo)簽： 分
上傳時(shí)間： 2014-01-21
上傳用戶：fxf126@126.com
Matlab 是套應(yīng)用於科學(xué)與工程領 域中數 值計(jì)算、分析與模擬的應(yīng)用軟體，結(jié)合了 數 值分析、矩陣運(yùn)算及繪圖等功能，功能強(qiáng)大、操作介面簡(jiǎn)易 。在大學(xué)線性代數 及微積分課程中均可應(yīng)用 Matlab 來 輔助學(xué)習(xí)。
標(biāo)簽： Matlab 63924 63849 工程
上傳時(shí)間： 2013-12-23
上傳用戶：zuozuo1215
一個(gè)老掉牙的遊戲，某天 download 到 for mac 的 Quinn http://www.simonhaertel.de/ , 另家人愛(ài)不釋手 , 但另人煩腦的是 , 它只有在家裏的 mac 才能玩 , 家裏的那個(gè)人很希望在公司也可以玩到這個(gè)遊戲打發(fā)時(shí)間....Orz （太閒) , 身為會(huì)寫(xiě) Java 的老公當(dāng)然要展現(xiàn)一下專長(zhǎng) , 在老婆大人的監(jiān)製下 Java 化了這個(gè)遊戲 , 也是我寫(xiě)的第一個(gè)遊戲 , 請(qǐng)各位大大多多指教!!
標(biāo)簽：
上傳時(shí)間： 2014-01-25
上傳用戶：Yukiseop
這是我近一個(gè)星期所學(xué)的 JAVA awt 套件，寫(xiě)出來(lái)的身分證工具。
上傳時(shí)間： 2013-12-25
上傳用戶：xsnjzljj
該系統(tǒng)實(shí)現(xiàn)居域網(wǎng)網(wǎng)絡(luò)考試和,系統(tǒng)平分輕松實(shí)現(xiàn)
標(biāo)簽： 域網(wǎng) 分 網(wǎng)絡(luò)考試
上傳時(shí)間： 2013-12-28
上傳用戶：zsjinju
一個(gè)及基本使用BCB控制RS-232的測(cè)試燈號(hào)控制Source Code，入門(mén)者推薦
上傳時(shí)間： 2016-10-07
上傳用戶：凌云御清風(fēng)
FPGA VERILOG 用DCFIFO實(shí)現(xiàn) 跨時(shí)鐘域的數(shù)據(jù)傳輸，已驗(yàn)證，直接可用
標(biāo)簽： VERILOG DCFIFO FPGA 時(shí)鐘域
上傳時(shí)間： 2014-01-07
上傳用戶：jichenxi0730
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<th id="cmqei"></th>