隨著印制電路板功能的日益增強(qiáng)，結(jié)構(gòu)日趨復(fù)雜，系統(tǒng)中各個(gè)功能單元之間的連線間距越來越細(xì)密，基于探針的電路系統(tǒng)測(cè)試方法已經(jīng)很難滿足現(xiàn)在的測(cè)試需要。邊界掃描測(cè)試(BST)技術(shù)通過將邊界掃描寄存器單元安插在集成電路內(nèi)部的每個(gè)引腳上，相當(dāng)于設(shè)置了施加激勵(lì)和觀測(cè)響應(yīng)的內(nèi)建虛擬探頭，通過該技術(shù)可以大大的提高數(shù)字系統(tǒng)的可觀測(cè)性和可控性，降低測(cè)試難度。針對(duì)這種測(cè)試需求，本文給出了基于FPGA的邊界掃描控制器設(shè)計(jì)方法。 完整的邊界掃描測(cè)試系統(tǒng)主要由測(cè)試控制部分和目標(biāo)器件構(gòu)成，其中測(cè)試控制部分由測(cè)試圖形、數(shù)據(jù)的生成與分析及邊界掃描控制器兩部分構(gòu)成。而邊界掃描控制器是整個(gè)系統(tǒng)的核心，它主要實(shí)現(xiàn)JTAG協(xié)議的自動(dòng)轉(zhuǎn)換，產(chǎn)生符合IEEE標(biāo)準(zhǔn)的邊界掃描測(cè)試總線信號(hào)，而邊界掃描測(cè)試系統(tǒng)工作性能主要取決與邊界掃描控制器的工作效率。因此，設(shè)計(jì)一個(gè)能夠快速、準(zhǔn)確的完成JTAG協(xié)議轉(zhuǎn)換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術(shù)的基本原理入手，分析邊界掃描測(cè)試的物理基礎(chǔ)、邊界掃描的測(cè)試指令及與可測(cè)性設(shè)計(jì)相關(guān)的標(biāo)準(zhǔn)，提出了邊界掃描控制器的總體設(shè)計(jì)方案。其次，采用模塊化設(shè)計(jì)思想、VHDL語言描述來完成要實(shí)現(xiàn)的邊界掃描控制器的硬件設(shè)計(jì)。然后，利用自頂向下的驗(yàn)證方法，在對(duì)控制器內(nèi)功能模塊進(jìn)行基于Testbench驗(yàn)證的基礎(chǔ)上，利用嵌入式系統(tǒng)的設(shè)計(jì)思想，將所設(shè)計(jì)的邊界掃描控制器集成到SOPC中，構(gòu)成了基于SOPC的邊界掃描測(cè)試系統(tǒng)。并且對(duì)SOPC系統(tǒng)進(jìn)行軟硬件協(xié)同仿真，實(shí)現(xiàn)對(duì)邊界掃描控制器的功能驗(yàn)證后將其應(yīng)用到實(shí)際的測(cè)試電路當(dāng)中。最后，在基于SignalTapⅡ硬件調(diào)試的基礎(chǔ)上，軟硬件結(jié)合對(duì)整個(gè)系統(tǒng)可行性進(jìn)行了測(cè)試。從測(cè)試結(jié)果看，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)，該邊界掃描控制器的設(shè)計(jì)方案是正確可行的。 本文設(shè)計(jì)的邊界掃描控制器具有自主知識(shí)產(chǎn)權(quán)，可以與其他處理器結(jié)合構(gòu)成完整的邊界掃描測(cè)試系統(tǒng)，并且為SOPC系統(tǒng)提供了一個(gè)很有實(shí)用價(jià)值的組件，具有很明顯的現(xiàn)實(shí)意義。
上傳時(shí)間： 2013-07-20
上傳用戶：hewenzhi
在微機(jī)上模擬I2C總線的設(shè)計(jì)，用并行口的D0（PIN2）模擬SCL信號(hào)，用D1（PIN3）模擬SDA信號(hào)。
上傳時(shí)間： 2013-07-14
上傳用戶：xuanchangri
嵌入式linux系統(tǒng)的網(wǎng)絡(luò)編程（C++）在ARM上實(shí)現(xiàn)視頻會(huì)議，此程序獲得全國(guó)研究生電子大賽一等獎(jiǎng)。壓縮包內(nèi)為全部源碼，包括音頻、視頻（H.264）socket部分。
上傳時(shí)間： 2013-07-07
上傳用戶：15528028198
感應(yīng)電機(jī)具有可靠性好、結(jié)構(gòu)簡(jiǎn)單、耐腐蝕、效率好、結(jié)構(gòu)緊湊、價(jià)格低廉和體積小等優(yōu)點(diǎn)，成為工業(yè)伺服控制的主要傳動(dòng)裝置然而，感應(yīng)電機(jī)又是一個(gè)多變量、強(qiáng)耦合的非線性系統(tǒng)，磁鏈和轉(zhuǎn)矩的非線性耦合及參數(shù)時(shí)變，使得感應(yīng)電機(jī)的控制十分復(fù)雜，特別是在實(shí)際電機(jī)控制系統(tǒng)中，還需要考慮硬件和周圍環(huán)境等多種因素的干擾，致使實(shí)現(xiàn)高性能的感應(yīng)電機(jī)控制系統(tǒng)更加困難 本文研究感應(yīng)電機(jī)的高性能控制策略，綜述了感應(yīng)電機(jī)高性能控制策略的發(fā)展歷程和感應(yīng)電機(jī)模糊控制的發(fā)展現(xiàn)狀，分析了實(shí)際電機(jī)控制系統(tǒng)控制器選型中各個(gè)嵌入式微處理器的基本性能和優(yōu)缺點(diǎn)在給出三相坐標(biāo)系和二相坐標(biāo)系中的感應(yīng)電機(jī)數(shù)學(xué)模型之后，從理論上闡述了模糊控制和矢量控制的基本原理，針對(duì)傳統(tǒng)的PI控制器參數(shù)整定繁瑣，系統(tǒng)魯棒性差的缺點(diǎn)，論文將模糊控制技術(shù)應(yīng)用于感應(yīng)電機(jī)的變頻調(diào)速，采用CRI推理法，設(shè)計(jì)了一種參數(shù)自整定模糊PI矢量控制器，利用Matlab對(duì)基于模糊PI控制的感應(yīng)電機(jī)控制系統(tǒng)進(jìn)行了仿真，并對(duì)采用兩種控制器實(shí)現(xiàn)的感應(yīng)電機(jī)調(diào)速控制系統(tǒng)進(jìn)行了比較、分析仿真結(jié)果表明模糊控制的控制性能優(yōu)于常規(guī)的PI調(diào)節(jié)器 論文對(duì)基于ARM的感應(yīng)電機(jī)數(shù)字控制技術(shù)進(jìn)行了系統(tǒng)研究，闡述了采用LPC2214ARM微處理器構(gòu)成數(shù)字感應(yīng)電機(jī)變頻調(diào)速系統(tǒng)的方法，給出了一種高性能感應(yīng)電機(jī)的數(shù)字實(shí)現(xiàn)方案，詳細(xì)介紹了系統(tǒng)硬件結(jié)構(gòu)的組成及軟件模塊的功能，并給出了主要算法的參考代碼，為實(shí)際電機(jī)控制器的選型和開發(fā)提供了一個(gè)新的思路
標(biāo)簽： ARM 感應(yīng)電機(jī) 數(shù)字控制器
上傳時(shí)間： 2013-08-03
上傳用戶：sy_jiadeyi
基于H.264的自適應(yīng)環(huán)路濾波器的硬件設(shè)計(jì)與FPGA驗(yàn)證
標(biāo)簽： 環(huán)路濾波器 硬件設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：372825274
自上個(gè)世紀(jì)九十年代以來，我國(guó)著名學(xué)者、現(xiàn)中國(guó)科學(xué)院院士、清華大學(xué)陳難先教授等人使用無窮級(jí)數(shù)的Mobius反演公式解決了一系列重要的物理學(xué)中的逆問題，開創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問題的巧妙方法，其工作在1990年當(dāng)時(shí)就得到了世界著名的《NATURE》雜志的高度評(píng)價(jià)。 華僑大學(xué)蘇武潯教授等則把Mobius變換的方法應(yīng)用于幾種常用波形(包括周期矩形脈沖，奇偶對(duì)稱方波和三角波等)的傅立葉級(jí)數(shù)的逆變換運(yùn)算，得到正、余弦函數(shù)及一般周期信號(hào)的各種常用波形的信號(hào)展開；并求得了與各種常用波形信號(hào)函數(shù)族相正交的函數(shù)族，以用于各展開系數(shù)的計(jì)算與信息的解調(diào)；而后把它們應(yīng)用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 本文主要完成了兩個(gè)方面的工作,Chen-Mobius多路通信系統(tǒng)的FPGA硬件設(shè)計(jì)實(shí)現(xiàn)和基于Chen-Mobius變換的語音加密雙工通信系統(tǒng)的實(shí)現(xiàn)。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對(duì)Chen-Mobius多路(四路和八路)通信系統(tǒng)進(jìn)行仿真分析，對(duì)該系統(tǒng)在不同信噪比情況下的錯(cuò)誤概率進(jìn)行了計(jì)算，并繪出了信噪比-錯(cuò)誤概率曲線；其次，利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統(tǒng)的主體模塊(函數(shù)及積分器的產(chǎn)生等)轉(zhuǎn)化成HDL硬件語言，后在QuartusⅡ軟件平臺(tái)上，結(jié)合利用VHDL編程的硬件程序模塊(分頻、延時(shí)、控制模塊等)構(gòu)架完整的Chen-Mobius通信系統(tǒng)，并對(duì)此系統(tǒng)設(shè)計(jì)綜合、引腳分配、仿真驗(yàn)證、時(shí)序分析等；最后，在Altera公司的Stratix 芯片上，實(shí)現(xiàn)硬件的編程和下載，從而完成了Chen-Mobius多路通信系統(tǒng)的FPGA硬件實(shí)現(xiàn)。 另外，利用Chen-Mobius單路通信系統(tǒng)的調(diào)制、解調(diào)系統(tǒng)分別對(duì)語音信號(hào)進(jìn)行加密與解密，在兩塊DE2的FPGA開發(fā)板上成功實(shí)現(xiàn)了基于Chen-Mobius變換的語音加密雙工通信。完成本設(shè)計(jì)意義重大，它為今后Chen-Mobius通信系統(tǒng)應(yīng)用于通信領(lǐng)域的各個(gè)方面，邁開堅(jiān)實(shí)的一步。
標(biāo)簽： ChenMobius FPGA 通信系統(tǒng) 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-07-24
上傳用戶：xaijhqx
本文對(duì)比、研究了目前幾種比較常見的交通信息獲取方法,分析了它們各自的優(yōu)缺點(diǎn),最終選擇采用視頻檢測(cè)的方法實(shí)現(xiàn)交通信息采集。論文分析了當(dāng)今市場(chǎng)上圖像采集的現(xiàn)狀,比較了其核心芯片的優(yōu)缺點(diǎn),最終選用FPGA作為圖像采集系統(tǒng)的核心器件。論文研究了通用的圖像采集系統(tǒng)結(jié)構(gòu),提出了適合本課題實(shí)際的系統(tǒng)整體架構(gòu)。圖像采集系統(tǒng)硬件圍繞FPGA輔以少量外圍芯片實(shí)現(xiàn),FPGA芯片內(nèi)部根據(jù)功能要求運(yùn)用現(xiàn)代化的電子設(shè)計(jì)思想設(shè)計(jì)了相應(yīng)的邏輯功能模塊。燈控系統(tǒng)基于單片機(jī)設(shè)計(jì)了系統(tǒng)的硬件電路和軟件程序。完成了電路原理圖和PCB圖的設(shè)計(jì),并對(duì)制作出的電路實(shí)物進(jìn)行了全面的調(diào)試和驗(yàn)證。另外論文設(shè)計(jì)了適用于智能交通燈控系統(tǒng)的自定義通訊協(xié)議,此協(xié)議也為整個(gè)智能交通檢測(cè)系統(tǒng)構(gòu)建了通訊規(guī)范。 本文的創(chuàng)新點(diǎn)是：提出了一套基于FPGA的交通路口視頻圖像采集系統(tǒng)架構(gòu)；設(shè)計(jì)了一套模塊化的燈控系統(tǒng),能夠掛接于不同的上位機(jī)系統(tǒng)下,并兼容交直流電壓；設(shè)計(jì)了一套智能化的燈控系統(tǒng)自定義通訊協(xié)議。 本課題社會(huì)實(shí)踐性較強(qiáng),實(shí)際應(yīng)用價(jià)值較高,文中所提出的設(shè)計(jì)思路和所采用的控制措施以及自定義的通信協(xié)議滿足系統(tǒng)的要求,對(duì)類似的系統(tǒng)具有一定的參考意義。
標(biāo)簽： FPGA 智能交通 圖像采集系統(tǒng)
上傳時(shí)間： 2013-06-05
上傳用戶：秦莞爾w
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-06-03
上傳用戶：aa54
在CortexM0上移植ucos-ii,用的是NXP公司的LPC1114處理器，ucos-ii版本是V2.86，初學(xué)者可以作為參考^_^
上傳時(shí)間： 2013-04-24
上傳用戶：fuzhoulinzexu
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一.目前,數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域.而數(shù)字信號(hào)處理算法的硬件實(shí)現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場(chǎng)可編程門陣列FPGA進(jìn)行數(shù)字信號(hào)處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號(hào)處理的運(yùn)算.該文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn).首先詳細(xì)闡述了數(shù)字信號(hào)處理的理論基礎(chǔ),重點(diǎn)討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實(shí)際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時(shí)間抽取FFT算法的特點(diǎn).該論文對(duì)硬件描述語言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎(chǔ)上,該論文詳細(xì)闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計(jì)方法,討論了數(shù)字系統(tǒng)設(shè)計(jì)層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計(jì)方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)和寄存器傳輸級(jí)設(shè)計(jì),描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號(hào)處理系統(tǒng)結(jié)構(gòu)的實(shí)現(xiàn)方法,指出常見的高速、實(shí)時(shí)信號(hào)處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號(hào)處理中占有重要的地位,所以該文提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想,給出了總體實(shí)現(xiàn)框圖;重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運(yùn)算速度,降低了運(yùn)算復(fù)雜度.
標(biāo)簽： FPGA 數(shù)字信號(hào)處理 中的應(yīng)用
上傳時(shí)間： 2013-05-23
上傳用戶：Divine
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
