亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

上電自舉

  • 1553B總線接口技術(shù)研究及FPGA實(shí)現(xiàn)

    本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國外芯片設(shè)計(jì)的基礎(chǔ)上,結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù),提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計(jì)方法。 從專用芯片實(shí)現(xiàn)的具體功能出發(fā),結(jié)合自頂向下的設(shè)計(jì)思想,給出了總線接口的總體設(shè)計(jì)方案,考慮到電路的具體實(shí)現(xiàn)對(duì)結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計(jì)后,重點(diǎn)介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計(jì),最終通過工作方式選擇信號(hào)以及其他控制信號(hào)將此三種終端結(jié)合起來以達(dá)到通用接口的功能。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。為了資源的合理利用,對(duì)其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計(jì)過程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計(jì)使用VHDL描述,在此基礎(chǔ)之上采用專門的綜合軟件對(duì)設(shè)計(jì)進(jìn)行了綜合優(yōu)化,在FPGA芯片EP1K100上得以實(shí)現(xiàn)。通過驗(yàn)證證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的工作,能處理多種消息格式的傳輸,并具有較強(qiáng)的檢錯(cuò)能力。 最后設(shè)計(jì)了總線接口芯片測(cè)試系統(tǒng),選擇TMS320LF2407作為主處理器,測(cè)試主要包括主處理器的自發(fā)自收驗(yàn)證,加入RS232串口調(diào)試過程提高測(cè)試數(shù)據(jù)的直觀性。驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。

    標(biāo)簽: 1553B FPGA 總線接口 技術(shù)研究

    上傳時(shí)間: 2013-04-24

    上傳用戶:sz_hjbf

  • 圖像處理算法研究及硬件設(shè)計(jì)

    隨著圖像分辨率的越來越高,軟件實(shí)現(xiàn)的圖像處理無法滿足實(shí)時(shí)性的需求;同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個(gè)熱門領(lǐng)域。 本文在FPGA平臺(tái)上,用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu),架構(gòu)包括PC機(jī)預(yù)處理和通信軟件,控制模塊,計(jì)算單元,存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn),根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口,不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波,中值濾波,卷積運(yùn)算及高斯濾波,形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略,通過性能分析,F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高;通過結(jié)果的比較,發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn),提高了算法的可用性,同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。 整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的,在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究,為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。

    標(biāo)簽: 圖像處理 算法研究 硬件設(shè)計(jì)

    上傳時(shí)間: 2013-05-30

    上傳用戶:水瓶kmoon5

  • 基于FPGA的直擴(kuò)調(diào)制解調(diào)器

    擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比,具有很強(qiáng)的抗窄帶干擾,抗多徑干擾,抗人為干擾的能力,并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)。在近年來得到了迅速的發(fā)展。本論文主要討論和實(shí)現(xiàn)了基于FPGA的直接序列擴(kuò)頻信號(hào)的解擴(kuò)解調(diào)處理。論文對(duì)該直擴(kuò)通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究,最后用Altera公司的最新的FPGA開發(fā)平臺(tái)Quarus Ⅱ5.0實(shí)現(xiàn)了相關(guān)設(shè)計(jì)。 整個(gè)系統(tǒng)分為兩個(gè)部分,發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴(kuò)頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴(kuò)解調(diào)等模塊。 論文首先介紹了擴(kuò)頻通信系統(tǒng)的特點(diǎn)以及相關(guān)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀,并介紹了本論文的研究思路和內(nèi)容。 然后,論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法,結(jié)合實(shí)際需要,設(shè)計(jì)了一種零中頻DSSS解調(diào)解擴(kuò)方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析,采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來進(jìn)行前端窄帶干擾抑制處理,用基于自適應(yīng)門限技術(shù)的滑動(dòng)相關(guān)捕獲和分時(shí)復(fù)用單相關(guān)器跟蹤來改善PN碼同步的性能,用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復(fù)雜度,用改進(jìn)型CORDIC算法實(shí)現(xiàn)NCO來方便的進(jìn)行擴(kuò)展。 接著,論文給出了系統(tǒng)總體設(shè)計(jì)和發(fā)送及接受子系統(tǒng)的各個(gè)功能模塊的實(shí)現(xiàn)分析以及在Quartus Ⅱ5.0上的實(shí)現(xiàn)細(xì)節(jié),給出了仿真結(jié)果。 然后論文介紹了整個(gè)系統(tǒng)的硬件電路設(shè)計(jì)和它在真實(shí)系統(tǒng)中連機(jī)調(diào)試所得到的測(cè)試結(jié)果,結(jié)果表明該系統(tǒng)具有性能穩(wěn)定,靈活性好,生產(chǎn)調(diào)試容易,體積小,便于升級(jí)等特點(diǎn)并且達(dá)到課題各項(xiàng)指標(biāo)的要求。 最后是對(duì)論文工作的一些總結(jié)和對(duì)今后工作的展望。

    標(biāo)簽: FPGA 調(diào)制解調(diào)器

    上傳時(shí)間: 2013-07-04

    上傳用戶:yd19890720

  • 基于FPGA控制的高速數(shù)據(jù)采集系統(tǒng)

    數(shù)據(jù)采集系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可缺少的重要組成部分,同時(shí)也是軟件無線電系統(tǒng)中的核心模塊,在現(xiàn)代雷達(dá)系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。為了能夠滿足目前對(duì)軟件無線電接收機(jī)自適應(yīng)性及靈活性的要求,并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路,本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁,發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì),并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時(shí)序數(shù)字邏輯設(shè)計(jì)上,充分利用FPGA中豐富的時(shí)序資源,如鎖相環(huán)PLL、觸發(fā)器,緩沖器FIFO、計(jì)數(shù)器等,能夠方便的完成對(duì)系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對(duì)各處時(shí)序延時(shí)進(jìn)行修正。 在存儲(chǔ)器設(shè)計(jì)上,采用FPGA片內(nèi)存儲(chǔ)器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置,并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上,采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對(duì)這兩種接口的邏輯控制,可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過程控制上,通過VB程序編寫了應(yīng)用于PC端的上層控制軟件。并通過并行接口實(shí)現(xiàn)了PC和FPGA之間的交互,從而能夠方便的在PC機(jī)上完成對(duì)系統(tǒng)工作過程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面,充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI,實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過程中數(shù)據(jù)的正確性和時(shí)序性,并極大的降低了用常規(guī)儀器觀測(cè)FPGA中眾多待測(cè)引腳的難度。 本文第四章針對(duì)FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析,并對(duì)每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí),文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法,并且也對(duì)系統(tǒng)的仿真結(jié)果和測(cè)試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。

    標(biāo)簽: FPGA 控制 高速數(shù)據(jù) 采集系統(tǒng)

    上傳時(shí)間: 2013-06-09

    上傳用戶:lh25584

  • 基于FPGA嵌入式指紋識(shí)別系統(tǒng)研究

    隨著科學(xué)技術(shù)的發(fā)展,指紋識(shí)別技術(shù)被廣泛應(yīng)用到各種不同的領(lǐng)域。對(duì)于一般的指紋識(shí)別系統(tǒng),其設(shè)計(jì)要求具有很高的實(shí)時(shí)性和易用性,因此識(shí)別算法應(yīng)該具有較低的復(fù)雜度,較快的運(yùn)算速度,從而滿足實(shí)時(shí)性的要求。所以有必要根據(jù)不同的識(shí)別算法采用不同的實(shí)現(xiàn)平臺(tái),使得指紋識(shí)別系統(tǒng)具有較高的可靠性、實(shí)時(shí)性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera.公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核,可以將它嵌入到FPGA內(nèi)部,與用戶自定義邏輯組建成一個(gè)基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應(yīng)用情況的基礎(chǔ)上,以網(wǎng)絡(luò)技術(shù)、數(shù)據(jù)庫技術(shù)、指紋識(shí)別技術(shù)和嵌入式系統(tǒng)技術(shù)為理論基礎(chǔ),提出了一種有效可行的系統(tǒng)架構(gòu)方案。對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法和原理進(jìn)行了深入研究,合理的改進(jìn)了部分指紋識(shí)別算法;同時(shí)為了提高系統(tǒng)的實(shí)時(shí)性,采用NiosⅡ嵌入式處理器和FPGA硬件模塊實(shí)現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個(gè)方面: 1、對(duì)指紋圖像預(yù)處理、特征提取和特征匹配算法原理進(jìn)行闡述,同時(shí)改進(jìn)了指紋圖像的細(xì)化算法,提高了算法的性能,并設(shè)計(jì)了一套實(shí)用的指紋特征數(shù)據(jù)結(jié)構(gòu); 2、針對(duì)指紋圖像預(yù)處理模塊,包括圖像的歸一化、頻率提取、方向提取以及方向?yàn)V波,采用基于FPGA的硬件電路的方式實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明,在保證系統(tǒng)誤識(shí)率較低、可靠性高的基礎(chǔ)上,大大提高了系統(tǒng)的執(zhí)行速度; 3、改變了傳統(tǒng)的單枚指紋識(shí)別方法,提出采用多枚指紋唯一標(biāo)識(shí)身份,大大降低了識(shí)別系統(tǒng)的誤識(shí)率; 4、改進(jìn)了傳統(tǒng)的基于三角形匹配中獲取基準(zhǔn)點(diǎn)的方法,同時(shí)結(jié)合可變界限盒思想進(jìn)行指紋特征匹配。 5、結(jié)合COM+技術(shù)、數(shù)據(jù)庫技術(shù)和網(wǎng)絡(luò)技術(shù),開發(fā)了后臺(tái)指紋特征匹配服務(wù)系統(tǒng),實(shí)現(xiàn)了嵌入式指紋識(shí)別系統(tǒng)同數(shù)據(jù)庫的實(shí)時(shí)信息交換。 實(shí)驗(yàn)結(jié)果表明,本文所提出的系統(tǒng)構(gòu)架方案有效可行,基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、擴(kuò)展性等方面具有獨(dú)特的優(yōu)勢(shì),擁有廣闊的發(fā)展前景。

    標(biāo)簽: FPGA 嵌入式 指紋識(shí)別 系統(tǒng)研究

    上傳時(shí)間: 2013-04-24

    上傳用戶:15528028198

  • 語音信號(hào)特征參數(shù)的提取

    隨著語音技術(shù)應(yīng)用的發(fā)展,語音信號(hào)數(shù)字處理的實(shí)時(shí)性要求越來越突出。這就要求在系統(tǒng)設(shè)計(jì)中,對(duì)系統(tǒng)的硬件環(huán)境要求更高。隨著語音處理算法的日益復(fù)雜,用普通處理器對(duì)語音信號(hào)進(jìn)行實(shí)時(shí)處理,已經(jīng)不能滿足需要。專用語音信號(hào)處理芯片能解決實(shí)時(shí)性的要求,同時(shí)對(duì)器件的資源要求也是最低的。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)勢(shì),對(duì)語音信號(hào)的常用參數(shù)—LPC(線性預(yù)測(cè)編碼,Linear Predictive Coding)參數(shù)提取的FPGA(現(xiàn)場(chǎng)可編程門陣列,F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對(duì)語音的離散數(shù)學(xué)模型和短時(shí)平穩(wěn)特性進(jìn)行了分析,深入討論了語音線性預(yù)測(cè)技術(shù)。第二,對(duì)解線性預(yù)測(cè)方程組的自相關(guān)法和協(xié)方差斜格法進(jìn)行了比較,提出了一種基于協(xié)方差斜格法的LPC參數(shù)提取系統(tǒng)的總體設(shè)計(jì)方案。第三,對(duì)Altera公司的Cyclon系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究,分析了在QuartusⅡ開發(fā)平臺(tái)上進(jìn)行FPGA設(shè)計(jì)的流程。第四,對(duì)系統(tǒng)的各個(gè)功能模塊進(jìn)行了設(shè)計(jì),所有算法通過Verilog硬件描述語言實(shí)現(xiàn),并對(duì)其工作過程進(jìn)行了詳細(xì)的分析。最后,在Altera FPGA目標(biāo)芯片EP1C6Q240C8上,對(duì)LPC參數(shù)提取系統(tǒng)進(jìn)行了仿真驗(yàn)證。 系統(tǒng)具有靈活的輸入輸出接口,能方便地同其它語音處理模塊相連,構(gòu)成一個(gè)完整的語音處理專用芯片,可以應(yīng)用于語音編解碼、語音識(shí)別等系統(tǒng)。

    標(biāo)簽: 語音信號(hào) 特征 參數(shù)

    上傳時(shí)間: 2013-04-24

    上傳用戶:TI初學(xué)者

  • 電子電路百科全書_上

    電子電路百科全書_上 電子愛好迷必看

    標(biāo)簽: 電子電路 百科

    上傳時(shí)間: 2013-05-17

    上傳用戶:cooran

  • 16QAM調(diào)制解調(diào)器設(shè)計(jì)與FPGA實(shí)現(xiàn)

    本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合,在大規(guī)模可編程邏輯器件FPGA上對(duì)16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對(duì)16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論,帶通采樣理論、變速率數(shù)字信號(hào)處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析;深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實(shí)現(xiàn)結(jié)構(gòu);對(duì)CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究;16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計(jì)采用自項(xiàng)向下設(shè)計(jì)思想;采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實(shí)現(xiàn)代碼輸入;對(duì)系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實(shí)測(cè)調(diào)試相結(jié)合方法。 論文首先對(duì)16QAM調(diào)制解調(diào)算法進(jìn)行系統(tǒng)級(jí)仿真,并對(duì)實(shí)現(xiàn)的各模塊的可行性仿真驗(yàn)證,在此基礎(chǔ)上,完成了調(diào)制端16QAM信號(hào)的時(shí)鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊;解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波,升余弦滾降濾波,以及16QAM解碼等模塊,實(shí)現(xiàn)了16QAM調(diào)制器;給出了中頻信號(hào)時(shí)域測(cè)試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實(shí)現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對(duì)增強(qiáng)型數(shù)字鎖相環(huán)EPLL的實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了研究和性能分析。

    標(biāo)簽: FPGA QAM 16 調(diào)制

    上傳時(shí)間: 2013-07-29

    上傳用戶:hwl453472107

  • 視頻圖像采集和預(yù)處理系統(tǒng)的FPGA實(shí)現(xiàn)

    本文研究的視頻處理系統(tǒng)是上海市科委技術(shù)攻關(guān)基金項(xiàng)目“計(jì)算機(jī)視覺及其芯片化實(shí)現(xiàn)”的一部分,主要完成計(jì)算機(jī)視覺系統(tǒng)的一些基本工作,即視頻圖像的采集、預(yù)處理和顯示等。 視頻圖像采集和預(yù)處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件,結(jié)合視頻模數(shù)轉(zhuǎn)換芯片和VGA顯示器,完成視頻圖像的實(shí)時(shí)采集、預(yù)處理和顯示。采集和顯示部分作為同外界交流信息的渠道,是構(gòu)成計(jì)算機(jī)視覺系統(tǒng)必不可少的一部分;圖像預(yù)處理則是計(jì)算機(jī)視覺系統(tǒng)進(jìn)行高層處理的基礎(chǔ),優(yōu)秀的預(yù)處理算法能有效改善圖像質(zhì)量,提高系統(tǒng)分析判斷的準(zhǔn)確性。 本文在介紹基于FPGA的視頻采集、預(yù)處理系統(tǒng)整體架構(gòu)的基礎(chǔ)上,圍繞以下四個(gè)方面展開了工作: 1.研究并給出了兩種基于FPGA的設(shè)計(jì)方案用于實(shí)現(xiàn)YCrCb色度空間到RGB色度空間的轉(zhuǎn)換; 2.針對(duì)采集的視頻圖像,根據(jù)VGA顯示的要求,給出了一種實(shí)現(xiàn)圖像去隔行的方案; 3.分析了一系列圖像濾波的預(yù)處理算法,如均值濾波、中值濾波和自適應(yīng)濾波等,在比較和總結(jié)各算法特點(diǎn)的基礎(chǔ)上,提出了一種新的適用于處理混合噪聲的濾波算法:混合自適應(yīng)濾波法; 4.根據(jù)算法特點(diǎn)設(shè)計(jì)了多種采用FPGA實(shí)現(xiàn)的圖像濾波算法,并對(duì)硬件算法進(jìn)行RTL級(jí)的功能仿真和驗(yàn)證,還給出了各種濾波算法的實(shí)驗(yàn)結(jié)果,在此基礎(chǔ)上對(duì)各種算法的效果進(jìn)行直觀的比較。 文中,預(yù)處理算法的實(shí)現(xiàn)充分利用了FPGA的片內(nèi)資源,體現(xiàn)了FPGA在圖像處理方面的特點(diǎn)及優(yōu)勢(shì)。同時(shí),視頻采集和顯示的控制模塊也由同一FPGA芯片實(shí)現(xiàn),從而簡(jiǎn)化了系統(tǒng)整體結(jié)構(gòu)。視頻采集和預(yù)處理系統(tǒng)在FPGA上的成功實(shí)現(xiàn)為“計(jì)算機(jī)視覺及其芯片化實(shí)現(xiàn)”奠定了必要的基礎(chǔ)、提供了一定理論依據(jù)。

    標(biāo)簽: FPGA 視頻圖像 采集

    上傳時(shí)間: 2013-04-24

    上傳用戶:我好難過

  • 基于FPGA的GPS定位信息處理系統(tǒng)設(shè)計(jì)

    隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟,其全球性、全天候、低成本等特點(diǎn)使得GPS接收機(jī)的用戶數(shù)量大幅度增加,應(yīng)用領(lǐng)域越來越廣。但由于定位過程中各種誤差源的存在,單機(jī)定位精度受到影響。目前常從兩個(gè)方面考慮減小誤差提高精度:①用高精度相位天線、差分技術(shù)等通過提高硬件成本獲取高精度;②針對(duì)誤差源用濾波算法從軟件方面實(shí)現(xiàn)精度提高。兩種方法中,后者相對(duì)于前者在滿足精度要求的前提下節(jié)約成本,而且便于系統(tǒng)融合,是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實(shí)現(xiàn)定位濾波算法需要時(shí)間,傳統(tǒng)CPU往往不能滿足實(shí)時(shí)性的要求,而FPGA以其快速并行計(jì)算越來越受到青睞。    本文在FPGA平臺(tái)上,根據(jù)“先時(shí)序后電路”的設(shè)計(jì)思想,由同步?jīng)]計(jì)方法以及自頂向下和自下而上的混合設(shè)計(jì)方法實(shí)現(xiàn)系統(tǒng)的總體設(shè)計(jì)。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標(biāo)變換,最終到kalman濾波遞推計(jì)算減小定位誤差,實(shí)現(xiàn)實(shí)時(shí)、快速、高精度的GPS定位信息采集處理系統(tǒng),為GPS定位數(shù)據(jù)的處理方法做了新的嘗試,為基于FPGA的GPS嵌入式系統(tǒng)的開發(fā)奠定了基礎(chǔ)。具體工作如下:    基于FPGA設(shè)計(jì)了GPS定位數(shù)據(jù)的正確接收和顯示,以及經(jīng)緯度到平面坐標(biāo)的投影變換。根掘GPS輸出信息標(biāo)準(zhǔn)和格式,通過串口接收模塊實(shí)現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取,并通過LCD實(shí)時(shí)顯示。在提取信息的同時(shí)將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M(jìn)制整數(shù)型,實(shí)現(xiàn)利用移位和加法運(yùn)算達(dá)到代替乘法運(yùn)算的效果,從而減少資源的利用率。在坐標(biāo)轉(zhuǎn)換過程中,利用查找表的方法查找轉(zhuǎn)化時(shí)需要的各個(gè)參數(shù)值,并將該參數(shù)先轉(zhuǎn)為雙精度浮點(diǎn)小數(shù),再進(jìn)行坐標(biāo)轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡(jiǎn)化成只涉及加法和乘法運(yùn)算,以此簡(jiǎn)化公式運(yùn)算量,達(dá)到節(jié)省資源的目的。    卡爾曼濾波器的實(shí)現(xiàn)。首先分析了影響定位精度的各種誤差因素,將各種誤差因素視為一階馬爾科夫過程的總誤差,建立了系統(tǒng)狀態(tài)方程、觀測(cè)方程和濾波方程,并基于分散濾波的思想進(jìn)行卡爾曼濾波設(shè)計(jì),并通過Matlab進(jìn)行仿真。結(jié)果表明,本文設(shè)計(jì)的卡爾曼濾波器收斂性好,定位精度高、估計(jì)誤差小。在仿真基礎(chǔ)上,實(shí)現(xiàn)基于FPGA的卡爾曼濾波計(jì)算。在滿足實(shí)時(shí)性的基礎(chǔ)上,通過IP核、模塊的分時(shí)復(fù)用和樹狀結(jié)構(gòu)節(jié)省資源,實(shí)現(xiàn)數(shù)據(jù)卡爾曼濾波,達(dá)到提高數(shù)據(jù)精度的效果。    設(shè)計(jì)中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺(tái),采用Verilog HDL硬件描述語言實(shí)現(xiàn),利用Xilinx公司的ISE10.1工具布局布線,一共使用44438個(gè)邏輯資源,時(shí)鐘頻率達(dá)到100MHZ以上,滿足實(shí)時(shí)性信號(hào)處理要求,在保證精度的前提下達(dá)到資源最優(yōu)。Modelsim仿真驗(yàn)證了該設(shè)計(jì)的正確性。

    標(biāo)簽: FPGA GPS 定位 信息處理

    上傳時(shí)間: 2013-04-24

    上傳用戶:二驅(qū)蚊器

主站蜘蛛池模板: 亳州市| 界首市| 永平县| 正蓝旗| 思南县| 城固县| 绩溪县| 平凉市| 巴东县| 平和县| 桑日县| 大石桥市| 姜堰市| 包头市| 腾冲县| 宽甸| 邓州市| 和硕县| 深圳市| 宾川县| 乡城县| 渝中区| 公安县| 南乐县| 光山县| 格尔木市| 麻江县| 教育| 诸暨市| 忻州市| 邻水| 东乡县| 潜山县| 天峨县| 新源县| 龙州县| 沂南县| 岑巩县| 金秀| 肃宁县| 通化市|