相 關(guān) 資 源

• VHDL,verilog,System verilog比較免費(fèi)下載

  資源簡(jiǎn)介：? 本文簡(jiǎn)單討論并總結(jié)了VHDL、verilog，System verilog 這三中語(yǔ)言的各自特點(diǎn)和區(qū)別As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which la...

  標(biāo)簽： verilog verilog System VHDL

  上傳時(shí)間： 2013-10-16

  上傳用戶：牛布牛

• VHDL,verilog,System verilog比較免費(fèi)下載

  資源簡(jiǎn)介：? 本文簡(jiǎn)單討論并總結(jié)了VHDL、verilog，System verilog 這三中語(yǔ)言的各自特點(diǎn)和區(qū)別As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which la...

  標(biāo)簽： verilog verilog System VHDL

  上傳時(shí)間： 2014-03-03

  上傳用戶：zhtzht

• System verilog編程免費(fèi)下載

  資源簡(jiǎn)介：System verilog編程

  標(biāo)簽： verilog System 編程

  上傳時(shí)間： 2013-12-29

  上傳用戶：498732662

• System verilog LRM 3.1免費(fèi)下載

  資源簡(jiǎn)介：System verilog LRM 3.1

  標(biāo)簽： verilog System LRM 3.1

  上傳時(shí)間： 2013-12-19

  上傳用戶：sjyy1001

• 這是關(guān)于2分頻的VHDL實(shí)現(xiàn)和verilog hdl實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：這是關(guān)于2分頻的VHDL實(shí)現(xiàn)和verilog hdl實(shí)現(xiàn)，都已經(jīng)仿真驗(yàn)證了其正確性，大家可以對(duì)比參考。

  標(biāo)簽： verilog VHDL hdl 分頻

  上傳時(shí)間： 2014-10-27

  上傳用戶：lwwhust

• System verilog 的好例子 System verilog 的好例子免費(fèi)下載

  資源簡(jiǎn)介：System verilog 的好例子 System verilog 的好例子

  標(biāo)簽： verilog System

  上傳時(shí)間： 2013-12-20

  上傳用戶：ztj182002

• VHDL 實(shí)驗(yàn)報(bào)告 verilog rs觸發(fā)器 VHDL實(shí)驗(yàn) VHDL 實(shí)驗(yàn) 報(bào)告 verilog rs觸發(fā)器 VHDL實(shí)驗(yàn)免費(fèi)下載

  資源簡(jiǎn)介：VHDL 實(shí)驗(yàn)報(bào)告 verilog rs觸發(fā)器 VHDL實(shí)驗(yàn) VHDL 實(shí)驗(yàn) 報(bào)告 verilog rs觸發(fā)器 VHDL實(shí)驗(yàn)

  標(biāo)簽： VHDL verilog 實(shí)驗(yàn) 觸發(fā)器

  上傳時(shí)間： 2016-10-02

  上傳用戶：水中浮云

• System verilog design book examples免費(fèi)下載

  資源簡(jiǎn)介：System verilog design book examples

  標(biāo)簽： examples verilog System design

  上傳時(shí)間： 2014-01-23

  上傳用戶：xlcky

• System verilog This directory has all the examples in chapter 1. The examples are in different di免費(fèi)下載

  資源簡(jiǎn)介：System verilog This directory has all the examples in chapter 1. The examples are in different directories. The table below lists the location of hte examples.

  標(biāo)簽： examples directory different chapter

  上傳時(shí)間： 2017-03-05

  上傳用戶：FreeSky

• 東南大學(xué)verilog講義 verilog 語(yǔ)言作為CPLD和FPGA開(kāi)發(fā)語(yǔ)言,比VHDL相比有更多的優(yōu)勢(shì).免費(fèi)下載

  資源簡(jiǎn)介：東南大學(xué)verilog講義 verilog 語(yǔ)言作為CPLD和FPGA開(kāi)發(fā)語(yǔ)言,比VHDL相比有更多的優(yōu)勢(shì).

  標(biāo)簽： verilog CPLD FPGA VHDL

  上傳時(shí)間： 2017-03-20

  上傳用戶：aix008

• VHDL語(yǔ)言 和verilog hdl語(yǔ)言的測(cè)試程序編寫(xiě)免費(fèi)下載

  資源簡(jiǎn)介：VHDL語(yǔ)言 和verilog hdl語(yǔ)言的測(cè)試程序編寫(xiě)

  標(biāo)簽： verilog VHDL hdl 語(yǔ)言

  上傳時(shí)間： 2014-01-21

  上傳用戶：270189020

• VHDL語(yǔ)言和verilog語(yǔ)言轉(zhuǎn)換工具 能很容易的實(shí)現(xiàn)兩種語(yǔ)言的相互轉(zhuǎn)換免費(fèi)下載

  資源簡(jiǎn)介：VHDL語(yǔ)言和verilog語(yǔ)言轉(zhuǎn)換工具 能很容易的實(shí)現(xiàn)兩種語(yǔ)言的相互轉(zhuǎn)換

  標(biāo)簽： verilog VHDL 語(yǔ)言 轉(zhuǎn)換

  上傳時(shí)間： 2013-12-25

  上傳用戶：lgnf

• System verilog fifo env免費(fèi)下載

  資源簡(jiǎn)介：System verilog fifo env

  標(biāo)簽： verilog System fifo env

  上傳時(shí)間： 2013-12-26

  上傳用戶：685

• This is OVM 2.0 source code .Very useful for developing System verilog Env免費(fèi)下載

  資源簡(jiǎn)介：This is OVM 2.0 source code .Very useful for developing System verilog Env

  標(biāo)簽： developing verilog source useful

  上傳時(shí)間： 2017-07-12

  上傳用戶：黃華強(qiáng)

• System verilog for Verification, 2nd Edition免費(fèi)下載

  資源簡(jiǎn)介：System verilog for Verification, 2nd Edition。 System verilog驗(yàn)證書(shū)籍

  標(biāo)簽： System verilog

  上傳時(shí)間： 2015-05-06

  上傳用戶：yuzhongxingke

• System verilog與功能驗(yàn)證 鐘文楓 編，高清文字版免費(fèi)下載

  資源簡(jiǎn)介：本書(shū)重點(diǎn)介紹硬件設(shè)計(jì)描述和驗(yàn)證語(yǔ)言 System verilog的基本語(yǔ)法及其在功能驗(yàn)證上的應(yīng) 用；書(shū)中以功能驗(yàn)證為主線，講述基本的驗(yàn)證流程、高級(jí)驗(yàn)證技術(shù)和驗(yàn)證方法學(xué)，以 System verilog為基礎(chǔ)結(jié)合石頭、剪刀、布的應(yīng)用實(shí)例，重點(diǎn)闡述了如何采用 System verilog...

  標(biāo)簽： System verilog

  上傳時(shí)間： 2022-05-12

  上傳用戶：

• 本人初學(xué)VHDL時(shí)編的比較系統(tǒng)的VHDL源程序 巨實(shí)用免費(fèi)下載

  資源簡(jiǎn)介：本人初學(xué)VHDL時(shí)編的比較系統(tǒng)的VHDL源程序 巨實(shí)用

  標(biāo)簽： VHDL 比較 源程序

  上傳時(shí)間： 2013-12-27

  上傳用戶：lindor

• VHDL to System C translator免費(fèi)下載

  資源簡(jiǎn)介：VHDL to System C translator

  標(biāo)簽： translator System VHDL to

  上傳時(shí)間： 2016-02-06

  上傳用戶：杜瑩12345

• 37個(gè)經(jīng)典的VHDL程序。有比較器、七段譯碼器、狀態(tài)機(jī)等。免費(fèi)下載

  資源簡(jiǎn)介：37個(gè)經(jīng)典的VHDL程序。有比較器、七段譯碼器、狀態(tài)機(jī)等。

  標(biāo)簽： VHDL 程序 比較器 狀態(tài)

  上傳時(shí)間： 2016-07-13

  上傳用戶：541657925

• adc verilog 用verilog編寫(xiě)的sigma-delta adc例子 應(yīng)用在計(jì)量類adc產(chǎn)品免費(fèi)下載

  資源簡(jiǎn)介：adc verilog 用verilog編寫(xiě)的sigma-delta adc例子 應(yīng)用在計(jì)量類adc產(chǎn)品

  標(biāo)簽： verilog adc sigma-delta 編寫(xiě)

  上傳時(shí)間： 2016-08-16

  上傳用戶：nanfeicui

• 8051core-verilog 用verilog寫(xiě)的8051內(nèi)核 很不錯(cuò)的免費(fèi)下載

  資源簡(jiǎn)介：8051core-verilog 用verilog寫(xiě)的8051內(nèi)核 很不錯(cuò)的

  標(biāo)簽： 8051 core-verilog verilog 內(nèi)核

  上傳時(shí)間： 2016-08-19

  上傳用戶：www240697738

• OVL——基于斷言的verilog驗(yàn)證 verilog數(shù)字系統(tǒng)設(shè)計(jì):RTL綜合、測(cè)試平臺(tái)與驗(yàn)證免費(fèi)下載

  資源簡(jiǎn)介：OVL——基于斷言的verilog驗(yàn)證 verilog數(shù)字系統(tǒng)設(shè)計(jì):RTL綜合、測(cè)試平臺(tái)與驗(yàn)證

  標(biāo)簽： verilog verilog OVL RTL

  上傳時(shí)間： 2014-01-07

  上傳用戶：familiarsmile

• 關(guān)于VHDL編程的教程,比較系統(tǒng)的講解,很有用的書(shū)免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于VHDL編程的教程,比較系統(tǒng)的講解,很有用的書(shū)

  標(biāo)簽： VHDL 編程 教程 比較

  上傳時(shí)間： 2017-05-30

  上傳用戶：水中浮云

• 這是一個(gè)用VHDL語(yǔ)言實(shí)現(xiàn)的比較完整的ALU,可以用作其他cPU設(shè)計(jì)的部件免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用VHDL語(yǔ)言實(shí)現(xiàn)的比較完整的ALU,可以用作其他cPU設(shè)計(jì)的部件

  標(biāo)簽： VHDL ALU cPU 語(yǔ)言

  上傳時(shí)間： 2013-12-12

  上傳用戶：王楚楚

• 北航verilog教程. verilog HDL基本結(jié)構(gòu) 數(shù)據(jù)類型及常量、變量 運(yùn)算符及表達(dá)式 語(yǔ)句 賦值語(yǔ)句和塊語(yǔ)句 條件語(yǔ)句 ...免費(fèi)下載

  資源簡(jiǎn)介：北航verilog教程. verilog HDL基本結(jié)構(gòu) 數(shù)據(jù)類型及常量、變量 運(yùn)算符及表達(dá)式 語(yǔ)句 賦值語(yǔ)句和塊語(yǔ)句 條件語(yǔ)句 ...

  標(biāo)簽： verilog HDL 教程 基本結(jié)構(gòu)

  上傳時(shí)間： 2017-07-02

  上傳用戶：曹云鵬

• 介紹verilog HDL, 內(nèi)容包括： – verilog應(yīng)用 – verilog語(yǔ)言的構(gòu)成元素 – 結(jié)構(gòu)級(jí)描述及仿真 – 行為級(jí)描述及仿真 – 延時(shí)的特點(diǎn)及說(shuō)明 – 介紹verilog免費(fèi)下載

  資源簡(jiǎn)介：介紹verilog HDL, 內(nèi)容包括： – verilog應(yīng)用 – verilog語(yǔ)言的構(gòu)成元素 – 結(jié)構(gòu)級(jí)描述及仿真 – 行為級(jí)描述及仿真 – 延時(shí)的特點(diǎn)及說(shuō)明 – 介紹verilog testbench &#8226 激勵(lì)和控制和描述 &#8226 結(jié)果的產(chǎn)生及驗(yàn)證 – 任務(wù)task及函數(shù)function ...

  標(biāo)簽： verilog HDL 仿真 語(yǔ)言

  上傳時(shí)間： 2013-12-19

  上傳用戶：shanml

• verilog語(yǔ)言參考手冊(cè)免費(fèi)下載

  資源簡(jiǎn)介：verilog語(yǔ)言參考手冊(cè)，對(duì)verilog語(yǔ)法描述比較詳細(xì)，適合初學(xué)者

  標(biāo)簽： verilog 語(yǔ)言 參考手冊(cè)

  上傳時(shí)間： 2016-04-26

  上傳用戶：熊少鋒

• 用VHDL語(yǔ)言編寫(xiě)的LDPC碼硬件實(shí)現(xiàn)語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言編寫(xiě)的LDPC碼硬件實(shí)現(xiàn)語(yǔ)言，相對(duì)于verilog的，比較簡(jiǎn)單

  標(biāo)簽： VHDL LDPC 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2016-11-05

  上傳用戶：wpt

• 基于FPGA的小型CPU中通信協(xié)議的研究及IPCore的開(kāi)發(fā).rar免費(fèi)下載

  資源簡(jiǎn)介：FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設(shè)計(jì)的巨大變革。隨著FPGA工藝的不斷更新與改善，越來(lái)越多的用戶與設(shè)計(jì)公司開(kāi)始使用FPGA進(jìn)行系統(tǒng)開(kāi)發(fā)，因此，PFAG的市場(chǎng)需求也越來(lái)越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來(lái)越先進(jìn)，在如此良性循環(huán)下，不...

  標(biāo)簽： IPCore FPGA CPU

  上傳時(shí)間： 2013-04-24

  上傳用戶：vvbvvb123

• SystemC片上系統(tǒng)設(shè)計(jì)的源代碼： 書(shū)籍介紹： SystemC是被實(shí)踐證明的優(yōu)秀的系統(tǒng)設(shè)計(jì)描述語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：SystemC片上系統(tǒng)設(shè)計(jì)的源代碼： 書(shū)籍介紹： SystemC是被實(shí)踐證明的優(yōu)秀的系統(tǒng)設(shè)計(jì)描述語(yǔ)言，它能夠完成從系統(tǒng)到門(mén)級(jí)、從軟件到硬件、從設(shè)計(jì)到驗(yàn)證的全部描述。SystemC 2.01已作為一個(gè)穩(wěn)定的版本提交到IEEE，申請(qǐng)國(guó)際標(biāo)準(zhǔn)。 本書(shū)為配合清華大學(xué)電子工程系S...

  標(biāo)簽： SystemC 片上系統(tǒng) 源代碼 書(shū)籍

  上傳時(shí)間： 2014-11-29

  上傳用戶：qoovoop