相 關 資 源

• verilog 比較基礎的教程 呵呵 新手學習學習啊 大家有資料工鄉免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• whb4選1搶答器VHDL設計1,比較簡單實用免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• verilog比較器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 本人初學VHDL時編的比較系統的VHDL源程序 巨實用免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 有關verilog的比較精辟的介紹免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• verilog 實現 優化的16位比較器 可以輸出大于免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 比較經典的verilog學習書籍免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 個人認為比較使用的幾個VHDL源碼之三FIR的源碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• VHDL與verilog的比較免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• verilog 實現幀同步,比較簡短的一個程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 基于quartus 的一些程序 都是verilog 還是比較有用的免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這是我們電子電路實驗課程的講義,非常適合剛開始學習VHDL語言的讀者,講解比較清晰易懂免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 8位大小比較器的VHDL源代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 個人認為比較使用的幾個VHDL源碼之四multiplexer的源碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 個人認為比較使用的幾個VHDL源碼之五decoder的源碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• IP核生成器生成 ip 后有兩個文件對我們比較有用免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 相位比較器的VHDL實現程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• VHDL的44個實例 包括:8位相等比較器、步進電機控制器、移位寄存器等免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 37個經典的VHDL程序。有比較器、七段譯碼器、狀態機等。免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 4位數據比較器 通過VHDL語言設計出4位數據比較器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個比較經典的用VHDL實現的FIFO論文免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一篇比較好的spi接口的VHDL實現的參考免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 關于地鐵售票的一些功能 基于自動買票的VHDL設計程序 比較經典免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 倆個比較好的計數器的VHDL代碼：一個是n位通用計數器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• fifo的VHDL代碼,比較簡單免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 適合VHDL開發的中級教程,是比較經典的書籍免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用VHDL語句描述4位等值比較器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 目前市面上比較流行的can協議VHDL控制器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 關于VHDL編程的教程,比較系統的講解,很有用的書免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：