階的32倍抽取cic濾波器verilog代碼
資源簡介：階的32倍抽取cic濾波器verilog代碼
上傳時(shí)間： 2016-07-16
上傳用戶：wxhwjf
資源簡介：一個(gè)3階的32位抽取的cic濾波器的verilog源代碼
上傳時(shí)間： 2016-02-21
上傳用戶：wmwai1314
資源簡介：verilog碼寫的cic濾波器的程序，包括4倍抽取cic濾波器和內(nèi)插的cic濾波器兩個(gè)
上傳時(shí)間： 2016-04-04
上傳用戶：wkchong
資源簡介：文章運(yùn)用分級抽取和多相濾波的方法改進(jìn)傳統(tǒng)cic濾波器的結(jié)構(gòu),降低了系統(tǒng)工作頻率,運(yùn)用幅度改進(jìn)函數(shù)(ACF)和外加級聯(lián)余弦預(yù)濾波器的技術(shù)改進(jìn)了濾波器頻率響應(yīng),提出了一種高效的算法結(jié)構(gòu),改善了通帶損耗,增大了阻帶衰減,對cic濾波器的實(shí)際應(yīng)用和深入研究有著現(xiàn)實(shí)...
上傳時(shí)間： 2014-01-06
上傳用戶：cccole0605
資源簡介：在ADI的TS系列DSP上編寫的32位定點(diǎn)FIR濾波器的程序
上傳時(shí)間： 2014-01-17
上傳用戶：refent
資源簡介：在ADI的TS系列DSP上編寫的32位定點(diǎn)FIR濾波器的程序
上傳時(shí)間： 2014-01-14
上傳用戶：1159797854
資源簡介：提出了一種改進(jìn)的積分梳狀(cic) 濾波器. 在改變傳統(tǒng)積分梳狀濾波器的延遲因子的 同時(shí),將銳化(Sharpen) 技術(shù)和相位分解技術(shù)應(yīng)用于此濾波器. 改進(jìn)后的濾波器與傳統(tǒng)濾波器 相比,減少了信號失真,降低了系統(tǒng)功率消耗. 仿真結(jié)果表明,改進(jìn)后的濾波器在通帶范圍內(nèi)的...
上傳時(shí)間： 2013-12-24
上傳用戶：ynzfm
資源簡介：matlab仿真用的32采樣點(diǎn),GMSK調(diào)制解調(diào)代碼
上傳時(shí)間： 2016-07-25
上傳用戶：笨小孩
資源簡介：實(shí)現(xiàn)4倍抽取的cic抽取濾波器模塊的verilog實(shí)現(xiàn)，在對數(shù)據(jù)進(jìn)行抽取之前，首先進(jìn)行濾波
上傳時(shí)間： 2016-08-21
上傳用戶：wuyuying
資源簡介：5階cic濾波器，抽取12倍，的verilog程序，已經(jīng)通過仿真驗(yàn)證，一、具有很高的速率
上傳時(shí)間： 2017-02-06
上傳用戶：erkuizhang
資源簡介：cic512 5階cic濾波器，抽取12倍，的verilog程序，已經(jīng)通過仿真驗(yàn)證 ...
上傳時(shí)間： 2014-03-06
上傳用戶：dave520l
資源簡介：用verilog 代碼編寫的179階FIR數(shù)字濾波器，采用分布式算法實(shí)現(xiàn)
上傳時(shí)間： 2015-10-03
上傳用戶：zwei41
資源簡介：一個(gè)3階的cic內(nèi)插濾波器，可作為delta sigma DAC升采樣率模塊，用于半帶濾波器后。
上傳時(shí)間： 2014-02-23
上傳用戶：古谷仁美
資源簡介：。介紹了內(nèi)插器和抽取器這2種cic濾波器各自的結(jié)構(gòu)與性能，從數(shù)學(xué)上分析了其性能及其與FIR 濾波器的關(guān)系，從頻域上展示了其本質(zhì)。并討論其內(nèi)部寄存器的最小位寬與溢出保護(hù)，最后介紹了抽取器與內(nèi)插器分 別在FPGA上的一般實(shí)現(xiàn)方法，并指出了一些提高實(shí)現(xiàn)性能...
上傳時(shí)間： 2016-05-20
上傳用戶：784533221
資源簡介：本文介紹了在數(shù)字下變頻(DDC) 中的抽取濾波器系統(tǒng)設(shè)計(jì)方法和具體實(shí)現(xiàn)方案。采用cic 濾波器、HB 濾波器、FIR 濾波器三級級聯(lián)的方式來降低采樣率。通過實(shí)際驗(yàn)證,證明了設(shè)計(jì)的可行性
上傳時(shí)間： 2013-12-25
上傳用戶：小寶愛考拉
資源簡介：首先介紹了內(nèi)插理論和cic 濾波器原理,重點(diǎn)給出了cic 濾波器設(shè)計(jì)方法,并分析了cic 濾波器級聯(lián)級數(shù) 和濾波器階數(shù)的選取對通帶衰減和旁瓣抑制的影響,仿真結(jié)果驗(yàn)證了設(shè)計(jì)方法的有效性和可行性。
上傳時(shí)間： 2016-05-20
上傳用戶：xuanjie
資源簡介：用verilog實(shí)現(xiàn)fir濾波器,實(shí)現(xiàn)了一個(gè)8階的fir濾波器
上傳時(shí)間： 2014-12-22
上傳用戶：qb1993225
資源簡介：文中基于多速率數(shù)字信號處理原理，設(shè)計(jì)了用于數(shù)字下變頻技術(shù)的cic抽取濾波器。通過分析cic濾波器的原理及性能參數(shù)，利用MATLAB設(shè)計(jì)了符合系統(tǒng)要求的cic濾波器，并通過FPGA實(shí)現(xiàn)了cic濾波器的設(shè)計(jì)。
上傳時(shí)間： 2013-11-19
上傳用戶：潛水的三貢
資源簡介：1、本試驗(yàn)中未知系統(tǒng)采用25階的FIR濾波器模擬。其通帶邊緣頻率10kHz，阻帶邊緣頻率22kHz，阻帶衰減75dB，采樣頻率50 kHz。 2、自適應(yīng)濾波器采用基本LMS算法，濾波器階數(shù)為32，更新步長u為1/(4+xn*xn)。LMS自適應(yīng)算法參見《現(xiàn)代信號處理》第192頁。 已經(jīng)在DS...
上傳時(shí)間： 2015-11-24
上傳用戶：aa17807091
資源簡介：cic濾波器的補(bǔ)償，適用于抽取內(nèi)插濾波器的設(shè)計(jì)，寫昂對大家有用
上傳時(shí)間： 2014-12-02
上傳用戶：c12228
資源簡介：工頻數(shù)字陷波器的頻率特性和不同階次巴特沃思濾波器的幅頻特性
上傳時(shí)間： 2016-11-29
上傳用戶：hoperingcong
資源簡介：cic濾波器的FPGA實(shí)現(xiàn)的一篇文章,軟件無線電中常用ｃｉｃ濾波器進(jìn)行采樣速率的轉(zhuǎn)換，很好的滿足了抗混疊效應(yīng)的要求
上傳時(shí)間： 2013-08-09
上傳用戶：cc1
資源簡介：成型濾波器的verilog代碼
上傳時(shí)間： 2015-03-02
上傳用戶：lhc9102
資源簡介：verilog編寫的32位浮點(diǎn)加法器
上傳時(shí)間： 2015-03-09
上傳用戶：372825274
資源簡介：基于地址總線接口的四倍頻編碼器信號接口的 FPGA實(shí)現(xiàn) verilog HDL的
上傳時(shí)間： 2014-08-12
上傳用戶：ayfeixiao
資源簡介：格型濾波器(lattice filter)Matlab的實(shí)現(xiàn)帖子,只用于2階。請高手看看。不過我還是不會編更高階的格型濾波器。歡迎一起探討！zhoujoejx@163.net
上傳時(shí)間： 2015-06-20
上傳用戶：dyctj
資源簡介：個(gè)人編寫的關(guān)于積梳狀濾波器的程序,用于抽取和插值時(shí)防止信號失真.
上傳時(shí)間： 2013-12-09
上傳用戶：cazjing
資源簡介：利用cic濾波器實(shí)現(xiàn)中頻脈沖信號的包絡(luò)檢波
上傳時(shí)間： 2013-12-14
上傳用戶：我們的船長
資源簡介：cic濾波器的仿真程序，可以變換ＣＩＣ濾波器的級聯(lián)級數(shù)及a值．
上傳時(shí)間： 2015-10-09
上傳用戶：6546544
資源簡介：pam我們考慮常見的插值(抽取)運(yùn)算和濾波器級聯(lián)的情形，在實(shí)際的插值(余 :)運(yùn)算中，為了避免信號在經(jīng)過插值(抽取)后出現(xiàn)混盛現(xiàn)象，保證能無失多 恢復(fù)信號，我們常常在插值運(yùn)算之后(抽取運(yùn)算之前)加上插值(抽取)濾公 時(shí)信號進(jìn)行帶限，如圖2.10左邊所示。
上傳時(shí)間： 2015-10-11
上傳用戶：1966640071
