大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略，使用atmel
資源簡介：大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,希望有需要的人喜歡
上傳時(shí)間： 2013-08-14
上傳用戶：zhichenglu
資源簡介：大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,很詳細(xì)的描述了在FPGA設(shè)計(jì)中時(shí)鐘設(shè)計(jì)的方法
上傳時(shí)間： 2013-09-04
上傳用戶：妄想演繹師
資源簡介：大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,很詳細(xì)的描述了在FPGA設(shè)計(jì)中時(shí)鐘設(shè)計(jì)的方法
上傳時(shí)間： 2015-04-14
上傳用戶：wyc199288
資源簡介：大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略，使用atmel
上傳時(shí)間： 2016-02-03
上傳用戶：851197153
資源簡介：大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,希望有需要的人喜歡
上傳時(shí)間： 2016-11-16
上傳用戶：氣溫達(dá)上千萬的
資源簡介：該文檔為基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)畢業(yè)設(shè)計(jì)論文文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-11-29
上傳用戶：
資源簡介：基于FPGA的LED顯示屏設(shè)計(jì)基于FPGA的LED顯示屏設(shè)計(jì)
上傳時(shí)間： 2013-06-15
上傳用戶：m62383408
資源簡介：基于Actel FPGA 的多串口擴(kuò)展設(shè)計(jì)采用了Actel 公司高集成度，小體積，低功耗，低系統(tǒng)成本，高安全性和可靠性的小容量FPGA—A3P030 進(jìn)行設(shè)計(jì)，把若干接口電路的功能集成到A3P030 中，實(shí)現(xiàn)了三路以上的串口擴(kuò)展。該設(shè)計(jì)靈活性高，可根據(jù)需求靈活實(shí)現(xiàn)并行總線擴(kuò)...
上傳時(shí)間： 2013-10-18
上傳用戶：JIEWENYU
資源簡介：基于FPGA的多功能電子時(shí)鐘的設(shè)計(jì)很經(jīng)典的哦
上傳時(shí)間： 2016-09-24
上傳用戶：zhaoq123
資源簡介：當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲器訪問)技術(shù)就是較理想的解決方案之一，能夠滿足信...
上傳時(shí)間： 2013-05-16
上傳用戶：希醬大魔王
資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時(shí)間： 2013-08-18
上傳用戶：問題問題
資源簡介：基于Actel FPGA 的多串口擴(kuò)展設(shè)計(jì)采用了Actel 公司高集成度，小體積，低功耗，低系統(tǒng)成本，高安全性和可靠性的小容量FPGA—A3P030 進(jìn)行設(shè)計(jì)，把若干接口電路的功能集成到A3P030 中，實(shí)現(xiàn)了三路以上的串口擴(kuò)展。該設(shè)計(jì)靈活性高，可根據(jù)需求靈活實(shí)現(xiàn)并行總線擴(kuò)...
上傳時(shí)間： 2013-11-03
上傳用戶：924484786
資源簡介：隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送...
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
資源簡介：基于FPGA的can 總線設(shè)計(jì)，采用verilog語言編寫。在FPGA的開發(fā)環(huán)境下，新建一個(gè)工程，然后將本文件中的各個(gè)源代碼添加進(jìn)工程里，即可運(yùn)行仿真。
上傳時(shí)間： 2013-09-03
上傳用戶：498732662
資源簡介：介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7（LPC2214）和FPGA（EP2C5T144C8）及其外圍電路組成，用于同時(shí)控制多路電機(jī)的運(yùn)動(dòng)。利用Verilog HDL 硬件描述語言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號產(chǎn)生、加減速控制、編碼器反饋信號的辨向...
上傳時(shí)間： 2014-12-28
上傳用戶：molo
資源簡介：設(shè)計(jì)了一種能使FPGA的主狀態(tài)機(jī)直接管理Flash的控制器，該控制器具有自己的指令集和中斷管理方式。用戶可以根據(jù)FPGA的系統(tǒng)時(shí)鐘對控制器進(jìn)行操作，無需關(guān)心Flash對指令和數(shù)據(jù)的時(shí)序要求。控制器建立了自己的壞塊管理機(jī)制，合并了一些Flash的常用關(guān)聯(lián)指令，方便...
上傳時(shí)間： 2013-10-08
上傳用戶：shen007yue
資源簡介：FPGA同步設(shè)計(jì)技術(shù),對在FPGA設(shè)計(jì)中出現(xiàn)的同步問題,毛刺的處理等問題,給出了相應(yīng)的對策
上傳時(shí)間： 2015-06-14
上傳用戶：qoovoop
資源簡介：介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制部分，整個(gè)自動(dòng)控制系統(tǒng)由四個(gè)模塊構(gòu)成：秒分頻模塊、控...
上傳時(shí)間： 2014-07-27
上傳用戶：llandlu
資源簡介：介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制部分，整個(gè)自動(dòng)控制系統(tǒng)由四個(gè)模塊構(gòu)成：秒分頻模塊、控...
上傳時(shí)間： 2015-10-24
上傳用戶：偷心的海盜
資源簡介：基于FPGA的多功能數(shù)字鐘Verilog設(shè)計(jì)2007-06-17 21:06基本功能： 1．具有時(shí)、分、秒計(jì)數(shù)顯示功能（6位數(shù)碼管構(gòu)成），以24小時(shí)循環(huán)為計(jì)時(shí)基準(zhǔn)。 2. 具有調(diào)節(jié)小時(shí)、分鐘的功能。 3．具有整點(diǎn)報(bào)時(shí)功能，整點(diǎn)報(bào)時(shí)的同時(shí)數(shù)碼管顯示閃爍提示。
上傳時(shí)間： 2016-03-10
上傳用戶：cc1915
資源簡介：在FPGA的嵌入式picoblaze設(shè)計(jì)中使用到的匯編器，在DOS下就可方便使用，方法：首先進(jìn)行DOS命令窗，進(jìn)行工作目錄，運(yùn)行kcpsm3 <filename>.psm 編譯通過將生成VHD文件
上傳時(shí)間： 2016-06-27
上傳用戶：sammi
資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時(shí)間： 2016-09-06
上傳用戶：1583060504
資源簡介：基于FPGA的多功能電子鐘的設(shè)計(jì)非常使用希望對大家有幫助啊
上傳時(shí)間： 2016-11-03
上傳用戶：源碼3
資源簡介：基于DSP和FPGA的多功能嵌入式導(dǎo)航計(jì)算機(jī)系統(tǒng)設(shè)計(jì)_李海洋? caj文件，需下載相關(guān)的閱讀軟件 先把后綴名改為 caj
上傳時(shí)間： 2017-02-28
上傳用戶：sual
資源簡介：該文檔為基于FPGA的多功能電子琴設(shè)計(jì)與實(shí)現(xiàn)簡介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-11-19
上傳用戶：XuVshu
資源簡介：該文檔為基于FPGA的多路高速串口設(shè)計(jì)與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-12-10
上傳用戶：20125101110
資源簡介：基于FPGA的數(shù)字時(shí)鐘的設(shè)計(jì)這是一份非常不錯(cuò)的資料，歡迎下載，希望對您有幫助！
上傳時(shí)間： 2021-12-27
上傳用戶：ttalli
資源簡介：該文檔為基于DSP和FPGA的多通道信號采集模塊設(shè)計(jì)的總結(jié)文檔，設(shè)計(jì)了一種基于 TI DSP TMS320C6713B 和 ALtera Cyclone 系列 FPGA 的數(shù)據(jù)采集模塊，使用FPGA 做多路串行 AD 器件的信號采集控制和數(shù)據(jù)緩沖，同時(shí)利用 DSP 的 DMA 直接接收采樣數(shù)據(jù)和進(jìn)行數(shù)據(jù)處理...
上傳時(shí)間： 2022-08-09
上傳用戶：
資源簡介：隨著計(jì)算機(jī)和微電子技術(shù)的飛速發(fā)展，基于數(shù)字信號處理的示波器、信號發(fā)生器、邏輯分析儀和頻譜分析儀等測量儀器已經(jīng)應(yīng)用到各個(gè)領(lǐng)域并且發(fā)揮著重要作用，但這些儀器昂貴的價(jià)格阻礙了它們的普遍使用。 本文針對電子測量儀器技術(shù)發(fā)展和普及的情況，結(jié)合用FPGA實(shí)...
上傳時(shí)間： 2013-06-05
上傳用戶：love_stanford
資源簡介：基于FPGA的PCI接口設(shè)計(jì)的源代碼以及其仿真測試文件
上傳時(shí)間： 2013-08-05
上傳用戶：lou45566
