亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 系統(tǒng)設(shè)計方案 > VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫

VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫

資 源 簡 介

VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫, 意思是超高速集成電路硬件描述語言。對于復(fù)雜的數(shù)字系統(tǒng)的設(shè)計,它有獨特的作用。它的硬件描述能力強,能輕易的描述出硬件的結(jié)構(gòu)和功能。這種語言的應(yīng)用至少意味著兩種重大的改變:電路的設(shè)計竟然可以通過文字描述的方式完成;電子電路可以當(dāng)作文件一樣來存儲。隨著現(xiàn)代技術(shù)的發(fā)展,這種語言的效益與作用日益明顯,每年均能夠以超過30%的速度快速成長。 這次畢業(yè)設(shè)計的內(nèi)容是在簡要介紹了VHDL語言的一些基本語法和概念后,進(jìn)一步應(yīng)用VHDL,在MAX+plusII 的環(huán)境下設(shè)計一個電子鐘,最后通過仿真出時序圖實現(xiàn)預(yù)定功能。電子鐘的時間顯示用到了七段數(shù)碼管(或稱七段顯示器)的電路設(shè)計,內(nèi)部的時間控制輸出則用到了各種設(shè)計,包括:加法計數(shù)器,掃描電路,控制秒、分、時的分頻電路,各種數(shù)制的轉(zhuǎn)換。

相 關(guān) 資 源

主站蜘蛛池模板: 神池县| 白河县| 洛隆县| 略阳县| 武定县| 南木林县| 蓝田县| 成武县| 桐庐县| 南通市| 沈丘县| 洪湖市| 介休市| 丰原市| 建宁县| 富平县| 瑞昌市| 新竹县| 乐亭县| 普宁市| 永宁县| 鄂温| 永善县| 梧州市| 册亨县| 崇州市| 益阳市| 天长市| 容城县| 绥芬河市| 精河县| 渭源县| 响水县| 五大连池市| 马尔康县| 宁武县| 应城市| 望奎县| 诏安县| 逊克县| 繁峙县|