亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 系統(tǒng)設(shè)計方案 > VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫

VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫

資 源 簡 介

VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫, 意思是超高速集成電路硬件描述語言。對于復(fù)雜的數(shù)字系統(tǒng)的設(shè)計,它有獨特的作用。它的硬件描述能力強,能輕易的描述出硬件的結(jié)構(gòu)和功能。這種語言的應(yīng)用至少意味著兩種重大的改變:電路的設(shè)計竟然可以通過文字描述的方式完成;電子電路可以當(dāng)作文件一樣來存儲。隨著現(xiàn)代技術(shù)的發(fā)展,這種語言的效益與作用日益明顯,每年均能夠以超過30%的速度快速成長。 這次畢業(yè)設(shè)計的內(nèi)容是在簡要介紹了VHDL語言的一些基本語法和概念后,進(jìn)一步應(yīng)用VHDL,在MAX+plusII 的環(huán)境下設(shè)計一個電子鐘,最后通過仿真出時序圖實現(xiàn)預(yù)定功能。電子鐘的時間顯示用到了七段數(shù)碼管(或稱七段顯示器)的電路設(shè)計,內(nèi)部的時間控制輸出則用到了各種設(shè)計,包括:加法計數(shù)器,掃描電路,控制秒、分、時的分頻電路,各種數(shù)制的轉(zhuǎn)換。

相 關(guān) 資 源

主站蜘蛛池模板: 博客| 获嘉县| 昆山市| 龙井市| 济阳县| 泗阳县| 西平县| 大同市| 五常市| 巴中市| 承德县| 永昌县| 仙居县| 淅川县| 铜梁县| 建宁县| 左云县| 苍南县| 贵州省| 县级市| 镇平县| 阿拉尔市| 麦盖提县| 白玉县| 扎赉特旗| 德阳市| 张家口市| 乌兰浩特市| 茂名市| 长沙市| 永登县| 芦山县| 西畴县| 竹山县| 巴南区| 阿勒泰市| 武宣县| 和林格尔县| 河北区| 巨鹿县| 古蔺县|