相 關(guān) 資 源

• 蝶形運(yùn)算的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：蝶形運(yùn)算的VHDL代碼，可以實(shí)現(xiàn)，沒驗(yàn)證

  標(biāo)簽： VHDL 運(yùn)算 代碼

  上傳時(shí)間： 2017-07-18

  上傳用戶：wxhwjf

• 另一種蝶形運(yùn)算的代碼免費(fèi)下載

  資源簡(jiǎn)介：另一種蝶形運(yùn)算的代碼，可用quartusII6.0運(yùn)用

  標(biāo)簽： 運(yùn)算 代碼

  上傳時(shí)間： 2017-07-18

  上傳用戶：sunjet

• 基于cyclone系列FPGA的模擬幅度調(diào)制的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：基于cyclone系列FPGA的模擬幅度調(diào)制的VHDL代碼

  標(biāo)簽： cyclone FPGA VHDL 模擬

  上傳時(shí)間： 2013-08-12

  上傳用戶：hongmo

• cpld與pc機(jī)通信的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：cpld與pc機(jī)通信的VHDL代碼，用于模擬cs232收發(fā)功能

  標(biāo)簽： cpld VHDL 通信 代碼

  上傳時(shí)間： 2013-08-13

  上傳用戶：wab1981

• 一些矩陣運(yùn)算的C代碼實(shí)現(xiàn)：矩陣一般運(yùn)算免費(fèi)下載

  資源簡(jiǎn)介：一些矩陣運(yùn)算的C代碼實(shí)現(xiàn)：矩陣一般運(yùn)算，以及求逆，QR分解，householder變化，LDU, LU分解

  標(biāo)簽： 矩陣運(yùn)算 C代碼 矩陣 運(yùn)算

  上傳時(shí)間： 2015-04-06

  上傳用戶：siguazgb

• 一個(gè)16位cpu的VHDL代碼。具體內(nèi)容我也不清楚免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)16位cpu的VHDL代碼。具體內(nèi)容我也不清楚，自己慢慢研究吧

  標(biāo)簽： VHDL cpu 代碼

  上傳時(shí)間： 2015-04-19

  上傳用戶：qlpqlq

• 矩陣運(yùn)算的VC代碼 能實(shí)現(xiàn)一些簡(jiǎn)單的功能 有待改進(jìn)免費(fèi)下載

  資源簡(jiǎn)介：矩陣運(yùn)算的VC代碼 能實(shí)現(xiàn)一些簡(jiǎn)單的功能 有待改進(jìn)

  標(biāo)簽： 矩陣運(yùn)算 VC代碼

  上傳時(shí)間： 2015-04-23

  上傳用戶：爺?shù)臍赓|(zhì)

• 一個(gè)8051的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)8051的VHDL代碼，可完整編譯， 但不保證版圖映射成功，可作為設(shè)計(jì)微處理器的參考

  標(biāo)簽： 8051 VHDL 代碼

  上傳時(shí)間： 2014-11-27

  上傳用戶：xz85592677

• 一個(gè)8位RiSC單片機(jī)的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)8位RiSC單片機(jī)的VHDL代碼， 具有很好的參考價(jià)值。

  標(biāo)簽： RiSC VHDL 8位 單片機(jī)

  上傳時(shí)間： 2014-12-20

  上傳用戶：VRMMO

• 這個(gè)是帶先行進(jìn)位的加法器的VHDL代碼,比較復(fù)雜,僅僅供大家參考.免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)是帶先行進(jìn)位的加法器的VHDL代碼,比較復(fù)雜,僅僅供大家參考.

  標(biāo)簽： VHDL 進(jìn)位 加法器 代碼

  上傳時(shí)間： 2014-01-03

  上傳用戶：klin3139

• 簡(jiǎn)單的可配置dpll的VHDL代碼。 用于時(shí)鐘恢復(fù)后的相位抖動(dòng)的濾波有很好的效果免費(fèi)下載

  資源簡(jiǎn)介：簡(jiǎn)單的可配置dpll的VHDL代碼。 用于時(shí)鐘恢復(fù)后的相位抖動(dòng)的濾波有很好的效果， 而且可以參數(shù)化配置pll的級(jí)數(shù)。

  標(biāo)簽： dpll VHDL 可配置 代碼

  上傳時(shí)間： 2013-12-14

  上傳用戶：lwwhust

• 能進(jìn)行32位浮點(diǎn)數(shù)fft運(yùn)算的VHDL描述。免費(fèi)下載

  資源簡(jiǎn)介：能進(jìn)行32位浮點(diǎn)數(shù)fft運(yùn)算的VHDL描述。

  標(biāo)簽： VHDL fft 浮點(diǎn)數(shù) 運(yùn)算

  上傳時(shí)間： 2015-06-11

  上傳用戶：wfeel

• 用c++實(shí)現(xiàn)的數(shù)據(jù)結(jié)中的遞歸運(yùn)算的原代碼,包括迷宮問題免費(fèi)下載

  資源簡(jiǎn)介：用c++實(shí)現(xiàn)的數(shù)據(jù)結(jié)中的遞歸運(yùn)算的原代碼,包括迷宮問題

  標(biāo)簽： 數(shù)據(jù)結(jié) 代碼 遞歸 運(yùn)算

  上傳時(shí)間： 2013-12-21

  上傳用戶：lxm

• 用于實(shí)現(xiàn)兩個(gè)數(shù)相加的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：用于實(shí)現(xiàn)兩個(gè)數(shù)相加的VHDL代碼，在相應(yīng)的編譯器中使用

  標(biāo)簽： VHDL 代碼

  上傳時(shí)間： 2015-06-21

  上傳用戶：hn891122

• ddr_sdram控制器的VHDL代碼,里面的地址和數(shù)據(jù)長(zhǎng)度可配置,能滿足不同用戶的需要.免費(fèi)下載

  資源簡(jiǎn)介：ddr_sdram控制器的VHDL代碼,里面的地址和數(shù)據(jù)長(zhǎng)度可配置,能滿足不同用戶的需要.

  標(biāo)簽： ddr_sdram VHDL 控制器 代碼

  上傳時(shí)間： 2015-07-10

  上傳用戶：lanhuaying

• 實(shí)現(xiàn)四位加法器的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)四位加法器的VHDL代碼，里面含有全加器的代碼

  標(biāo)簽： VHDL 加法器 代碼

  上傳時(shí)間： 2013-12-22

  上傳用戶：stvnash

• USB的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：USB的VHDL代碼，具有很強(qiáng)的指導(dǎo)意義，對(duì)FPGA進(jìn)行usb控制很有幫助！

  標(biāo)簽： VHDL USB 代碼

  上傳時(shí)間： 2013-12-13

  上傳用戶：teddysha

• 利用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助免費(fèi)下載

  資源簡(jiǎn)介：利用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助

  標(biāo)簽： verilog FPGA 浮點(diǎn)運(yùn)算 代碼

  上傳時(shí)間： 2013-12-22

  上傳用戶：gyq

• spi總線的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：spi總線的VHDL代碼，試了試可以用。希望能對(duì)開發(fā)者有所幫助。

  標(biāo)簽： VHDL spi 總線 代碼

  上傳時(shí)間： 2013-12-27

  上傳用戶：璇珠官人

• 本文件是實(shí)現(xiàn)任意整數(shù)分頻的VHDL代碼,愿與大家分享!免費(fèi)下載

  資源簡(jiǎn)介：本文件是實(shí)現(xiàn)任意整數(shù)分頻的VHDL代碼,愿與大家分享!

  標(biāo)簽： VHDL 整數(shù) 分頻 代碼

  上傳時(shí)間： 2015-08-23

  上傳用戶：ainimao

• 驅(qū)動(dòng)模數(shù)轉(zhuǎn)換器ADC0809轉(zhuǎn)換的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：驅(qū)動(dòng)模數(shù)轉(zhuǎn)換器ADC0809轉(zhuǎn)換的VHDL代碼

  標(biāo)簽： 0809 VHDL ADC 驅(qū)動(dòng)

  上傳時(shí)間： 2013-12-18

  上傳用戶：manking0408

• 常用2、4、6及任意偶數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）免費(fèi)下載

  資源簡(jiǎn)介：常用2、4、6及任意偶數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）

  標(biāo)簽： VHDL 分頻器 代碼

  上傳時(shí)間： 2013-12-17

  上傳用戶：330402686

• 常用1、3、5及任意奇數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）免費(fèi)下載

  資源簡(jiǎn)介：常用1、3、5及任意奇數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）

  標(biāo)簽： VHDL 分頻器 代碼

  上傳時(shí)間： 2013-12-26

  上傳用戶：rishian

• 基于蝶形運(yùn)算的64點(diǎn)快速傅立葉變換免費(fèi)下載

  資源簡(jiǎn)介：基于蝶形運(yùn)算的64點(diǎn)快速傅立葉變換，對(duì)FFT的理解有很好的幫助

  標(biāo)簽： 運(yùn)算 傅立葉變換

  上傳時(shí)間： 2015-09-28

  上傳用戶：海陸空653

• 此文是一個(gè)完整的字符發(fā)生器的設(shè)計(jì)及設(shè)置,文中有完整的VHDL代碼及原理圖.免費(fèi)下載

  資源簡(jiǎn)介：此文是一個(gè)完整的字符發(fā)生器的設(shè)計(jì)及設(shè)置,文中有完整的VHDL代碼及原理圖.

  標(biāo)簽： VHDL 字符 發(fā)生器 代碼

  上傳時(shí)間： 2013-12-30

  上傳用戶：rocwangdp

• 并口硬盤標(biāo)準(zhǔn)PATA6的CRC效驗(yàn)碼的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：并口硬盤標(biāo)準(zhǔn)PATA6的CRC效驗(yàn)碼的VHDL代碼

  標(biāo)簽： PATA6 VHDL CRC 并口

  上傳時(shí)間： 2014-09-03

  上傳用戶：李夢(mèng)晗

• 串行運(yùn)算的原代碼,單機(jī)實(shí)現(xiàn)計(jì)算,程序?qū)懙暮懿诲e(cuò),免費(fèi)下載

  資源簡(jiǎn)介：串行運(yùn)算的原代碼,單機(jī)實(shí)現(xiàn)計(jì)算,程序?qū)懙暮懿诲e(cuò),

  標(biāo)簽： 串行 運(yùn)算 代碼 單機(jī)

  上傳時(shí)間： 2015-10-26

  上傳用戶：王慶才

• 實(shí)例制作的一個(gè)有關(guān)交通燈的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：實(shí)例制作的一個(gè)有關(guān)交通燈的VHDL代碼，從各模塊到頂層文件的代碼一一列出，詳細(xì)周到，附帶仿真波形圖和芯片管腳鎖定的相關(guān)內(nèi)容，絕對(duì)物超所值。

  標(biāo)簽： VHDL 交通燈 代碼

  上傳時(shí)間： 2015-10-30

  上傳用戶：dragonhaixm

• FPGA開發(fā)所遇到的輸入輸出控制端口的VHDL代碼,供大家學(xué)習(xí)借鑒!免費(fèi)下載

  資源簡(jiǎn)介：FPGA開發(fā)所遇到的輸入輸出控制端口的VHDL代碼,供大家學(xué)習(xí)借鑒!

  標(biāo)簽： FPGA VHDL 輸入輸出 控制端口

  上傳時(shí)間： 2013-12-22

  上傳用戶：685

• 2級(jí)流水線實(shí)現(xiàn)的8位全加器的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：2級(jí)流水線實(shí)現(xiàn)的8位全加器的VHDL代碼，適用于altera系列的FPGA/CPLD

  標(biāo)簽： VHDL 流水線 8位 全加器

  上傳時(shí)間： 2014-06-15

  上傳用戶：zhanditian