亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 實現開漏輸出的并口

實現開漏輸出的并口

  • 資源大小:3 K
  • 上傳時間: 2013-12-14
  • 上傳用戶:jjjjjkkkkjkjkjk
  • 資源積分:2 下載積分
  • 標      簽: 開漏輸出 并口

資 源 簡 介

實現開漏輸出的并口,支持3.3V或5V,支持FPGA 的PS 配置功能。8位配置數據 自動移位輸出,輸入時鐘24MHz,產生1MHz配置時鐘。8位CPU數據總線接口, 11位地址總線。支持IO 的置位清除功能。

相 關 資 源

主站蜘蛛池模板: 黄陵县| 顺昌县| 马山县| 永胜县| 马龙县| 德兴市| 宣化县| 五常市| 合作市| 鸡东县| 姜堰市| 类乌齐县| 荆州市| 汉阴县| 太仓市| 邢台市| 宜都市| 邵阳县| 遵义市| 三穗县| 绥阳县| 平乡县| 丰顺县| 电白县| 遵化市| 临朐县| 清河县| 大丰市| 博野县| 淮安市| 和田市| 长葛市| 怀来县| 六枝特区| 平顶山市| 凤冈县| 托克逊县| 射洪县| 崇信县| 黄陵县| 赤水市|