用VHDL編寫的PWM控制程序,通過寄存器控制20余路PWM輸出;qar是quartus的壓縮包格式
資源簡介:用VHDL編寫的PWM控制程序,通過寄存器控制20余路PWM輸出;qar是quartus的壓縮包格式
上傳時間: 2014-01-23
上傳用戶:PresidentHuang
資源簡介:用VHDL編寫的鼠標控制程序,經測試運行穩定,且容易修改,升級
上傳時間: 2014-01-09
上傳用戶:wfl_yy
資源簡介:用VHDL編寫的由FPGA控制SDRAM的存儲控制程序
上傳時間: 2013-12-14
上傳用戶:waizhang
資源簡介:用VKDL語言編寫的PWM控制程序很有用本例只做了5路PWM
上傳時間: 2016-09-24
上傳用戶:梧桐
資源簡介:用VHDL編寫的一個電梯控制程序,花了很長時間,應該很不錯的
上傳時間: 2014-11-12
上傳用戶:zukfu
資源簡介:用VHDL編寫的pci源代碼。花了我2000多元錢買來的,編譯通過!
上傳時間: 2013-08-29
上傳用戶:brilliantchen
資源簡介:用VHDL編寫的基于fpga的數字頻率計程序算法
上傳時間: 2013-09-07
上傳用戶:chfanjiang
資源簡介:此為用VHDL編寫的可實現動感圖像的點陣,做于05年2月,顯示BUPT并有飛鳥圖像顯示
上傳時間: 2013-12-25
上傳用戶:ls530720646
資源簡介:用VHDL編寫的關于SCAN的一個小程序,希望大家看了后能喜歡,也可以學學喲!
上傳時間: 2013-12-24
上傳用戶:cjl42111
資源簡介:用VHDL編寫的8250,內附波形分析,設計思路,以及具體的程序代碼
上傳時間: 2013-12-23
上傳用戶:tb_6877751
資源簡介:用VHDL編寫的數字時鐘,可變寬度脈沖產生器
上傳時間: 2014-12-02
上傳用戶:xaijhqx
資源簡介:用VHDL編寫的基于fpga的數字頻率計程序算法
上傳時間: 2015-05-03
上傳用戶:ruixue198909
資源簡介:這個是用VHDL編寫的乘法器,僅僅供大家參考
上傳時間: 2015-05-06
上傳用戶:我們的船長
資源簡介:這是用VHDL編寫的四位加法器,請多指教
上傳時間: 2013-12-12
上傳用戶:yepeng139
資源簡介:此為一用VHDL編寫的硬件游戲程序,在16*16的點陣上實現了打飛機游戲,可以打飛機,也可以把飛機躲過去。挺有意思的。
上傳時間: 2013-12-27
上傳用戶:fredguo
資源簡介:用vb編寫的pid控制程序,可以為做pid控制上位機界面的朋友提供幫助
上傳時間: 2014-01-05
上傳用戶:問題問題
資源簡介:在xilinx的ise環境下用VHDL編寫的一個時鐘程序。
上傳時間: 2015-06-06
上傳用戶:asddsd
資源簡介:用VHDL編寫的8位全加器,數字分頻器等程序
上傳時間: 2013-12-16
上傳用戶:ztj182002
資源簡介:用VHDL編寫的并串轉換和串并轉換實例,希望對您有所幫助,其中輸入數據是時鐘的16倍
上傳時間: 2015-06-08
上傳用戶:1079836864
資源簡介:一個用VHDL編寫的在CPLD上實現模擬交通燈的程序源代碼
上傳時間: 2014-01-24
上傳用戶:宋桃子
資源簡介:用VHDL編寫的時鐘 主要實現了時鐘功能時間調教功能有待實現
上傳時間: 2013-12-17
上傳用戶:zl5712176
資源簡介:用VHDL編寫的fifo隊列.可以在maxplus2平臺上使用.
上傳時間: 2015-06-16
上傳用戶:zhangliming420
資源簡介:一個用VHDL編寫的一個cmi解碼編碼程序。可以對數據進行編碼技術。加密。
上傳時間: 2015-07-18
上傳用戶:大三三
資源簡介:用VHDL 編寫的一個16位的cpu 設計方案,可以執行8條指令。
上傳時間: 2015-07-19
上傳用戶:shawvi
資源簡介:這是用VHDL編寫的FPGA與計算機進行串口通信的程序和一個LED程序
上傳時間: 2015-07-22
上傳用戶:sunjet
資源簡介:這是用VHDL編寫的譯碼程序,程序簡單易懂
上傳時間: 2015-07-22
上傳用戶:lizhizheng88
資源簡介:VHDL編寫的彩燈控制程序,比較簡單,僅供初學者參考
上傳時間: 2013-12-22
上傳用戶:ikemada
資源簡介:是用VHDL編寫的電子時鐘,用兩個鍵控制,在選中調節時,該位還閃爍。
上傳時間: 2015-10-05
上傳用戶:ggwz258
資源簡介:用VHDL編寫的pci源代碼。花了我2000多元錢買來的,編譯通過!
上傳時間: 2014-01-14
上傳用戶:csgcd001
資源簡介:用VHDL編寫的一個出租車計費器,起步6元計2公里,此后每半公里計0.8元,停車等待每2.5分計0.8元。通過仿真,但未下載到CPLD測試
上傳時間: 2013-12-24
上傳用戶:caixiaoxu26