相 關(guān) 資 源

• 用vhdl編寫(xiě)的fifo隊(duì)列.可以在maxplus2平臺(tái)上使用.免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的fifo隊(duì)列.可以在maxplus2平臺(tái)上使用.

  標(biāo)簽： maxplus2 vhdl fifo 編寫(xiě)

  上傳時(shí)間： 2015-06-16

  上傳用戶：zhangliming420

• 用vhdl開(kāi)發(fā)的up3 clock,可以在up3的led上顯示24小時(shí)制時(shí)分秒免費(fèi)下載

  資源簡(jiǎn)介：用vhdl開(kāi)發(fā)的up3 clock,可以在up3的led上顯示24小時(shí)制時(shí)分秒

  標(biāo)簽： up3 clock vhdl led

  上傳時(shí)間： 2016-08-01

  上傳用戶：ynsnjs

• oci的源碼,可以在任何平臺(tái)上編譯,相當(dāng)方便實(shí)用免費(fèi)下載

  資源簡(jiǎn)介：oci的源碼,可以在任何平臺(tái)上編譯,相當(dāng)方便實(shí)用

  標(biāo)簽： oci 源碼 編譯

  上傳時(shí)間： 2014-01-07

  上傳用戶：leixinzhuo

• 用vhdl編寫(xiě)的URAT程序免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的URAT程序，適合教學(xué)或自學(xué)使用

  標(biāo)簽： vhdl URAT 編寫(xiě) 程序

  上傳時(shí)間： 2014-01-04

  上傳用戶：jyycc

• 此為一用vhdl編寫(xiě)的硬件游戲程序免費(fèi)下載

  資源簡(jiǎn)介：此為一用vhdl編寫(xiě)的硬件游戲程序，在16*16的點(diǎn)陣上實(shí)現(xiàn)了打飛機(jī)游戲，可以打飛機(jī)，也可以把飛機(jī)躲過(guò)去。挺有意思的。

  標(biāo)簽： vhdl 編寫(xiě) 硬件 游戲程序

  上傳時(shí)間： 2013-12-27

  上傳用戶：fredguo

• 在xilinx的ise環(huán)境下用vhdl編寫(xiě)的一個(gè)時(shí)鐘程序。免費(fèi)下載

  資源簡(jiǎn)介：在xilinx的ise環(huán)境下用vhdl編寫(xiě)的一個(gè)時(shí)鐘程序。

  標(biāo)簽： xilinx vhdl ise 環(huán)境

  上傳時(shí)間： 2015-06-06

  上傳用戶：asddsd

• 一個(gè)用vhdl編寫(xiě)的在CPLD上實(shí)現(xiàn)模擬交通燈的程序源代碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用vhdl編寫(xiě)的在CPLD上實(shí)現(xiàn)模擬交通燈的程序源代碼

  標(biāo)簽： vhdl CPLD 編寫(xiě) 模擬交通燈

  上傳時(shí)間： 2014-01-24

  上傳用戶：宋桃子

• 通過(guò)vhdl語(yǔ)言編寫(xiě)的計(jì)數(shù)器程序,可以在一嗎器顯示管上分段顯示小時(shí),分,秒,并且可以分別清零免費(fèi)下載

  資源簡(jiǎn)介：通過(guò)vhdl語(yǔ)言編寫(xiě)的計(jì)數(shù)器程序,可以在一嗎器顯示管上分段顯示小時(shí),分,秒,并且可以分別清零

  標(biāo)簽： vhdl 分 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2013-12-16

  上傳用戶：s363994250

• 一個(gè)用vhdl編寫(xiě)的一個(gè)cmi解碼編碼程序。可以對(duì)數(shù)據(jù)進(jìn)行編碼技術(shù)。加密。免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用vhdl編寫(xiě)的一個(gè)cmi解碼編碼程序。可以對(duì)數(shù)據(jù)進(jìn)行編碼技術(shù)。加密。

  標(biāo)簽： vhdl cmi 編寫(xiě) 程序

  上傳時(shí)間： 2015-07-18

  上傳用戶：大三三

• 在quartus 11 5.1 里用vhdl編寫(xiě)的正弦波發(fā)生器免費(fèi)下載

  資源簡(jiǎn)介：在quartus 11 5.1 里用vhdl編寫(xiě)的正弦波發(fā)生器，經(jīng)過(guò)仿真通過(guò)

  標(biāo)簽： quartus vhdl 5.1 11

  上傳時(shí)間： 2014-01-09

  上傳用戶：leehom61

• 在EDA的MAX+PLUS II開(kāi)發(fā)環(huán)境下用vhdl編寫(xiě)的全加器免費(fèi)下載

  資源簡(jiǎn)介：在EDA的MAX+PLUS II開(kāi)發(fā)環(huán)境下用vhdl編寫(xiě)的全加器

  標(biāo)簽： PLUS vhdl EDA MAX

  上傳時(shí)間： 2016-06-14

  上傳用戶：tzl1975

• 在MAX+PLUS II環(huán)境下用vhdl編寫(xiě)的加法器免費(fèi)下載

  資源簡(jiǎn)介：在MAX+PLUS II環(huán)境下用vhdl編寫(xiě)的加法器

  標(biāo)簽： PLUS vhdl MAX 環(huán)境

  上傳時(shí)間： 2016-06-14

  上傳用戶：zhangzhenyu

• 用DELPHI編寫(xiě)的在線升級(jí)程序.在我實(shí)際的共享軟件中已經(jīng)應(yīng)用.程序一模一樣.直接可以用到你自己的程序中.免費(fèi)下載

  資源簡(jiǎn)介：用DELPHI編寫(xiě)的在線升級(jí)程序.在我實(shí)際的共享軟件中已經(jīng)應(yīng)用.程序一模一樣.直接可以用到你自己的程序中.

  標(biāo)簽： DELPHI 程序 編寫(xiě) 在線升級(jí)

  上傳時(shí)間： 2016-06-29

  上傳用戶：趙云興

• 用vhdl編寫(xiě)的關(guān)于SCAN的一個(gè)小程序免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的關(guān)于SCAN的一個(gè)小程序，希望大家看了后能喜歡，也可以學(xué)學(xué)喲！

  標(biāo)簽： vhdl SCAN 編寫(xiě) 程序

  上傳時(shí)間： 2013-12-24

  上傳用戶：cjl42111

• 用vhdl 編寫(xiě)的一個(gè)16位的cpu 設(shè)計(jì)方案免費(fèi)下載

  資源簡(jiǎn)介：用vhdl 編寫(xiě)的一個(gè)16位的cpu 設(shè)計(jì)方案，可以執(zhí)行8條指令。

  標(biāo)簽： vhdl cpu 編寫(xiě) 設(shè)計(jì)方案

  上傳時(shí)間： 2015-07-19

  上傳用戶：shawvi

• 是用vhdl編寫(xiě)的電子時(shí)鐘免費(fèi)下載

  資源簡(jiǎn)介：是用vhdl編寫(xiě)的電子時(shí)鐘，用兩個(gè)鍵控制，在選中調(diào)節(jié)時(shí)，該位還閃爍。

  標(biāo)簽： vhdl 編寫(xiě) 電子時(shí)鐘

  上傳時(shí)間： 2015-10-05

  上傳用戶：ggwz258

• 用vhdl編寫(xiě)的串口通訊程序免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的串口通訊程序，包括幾個(gè)不同的程序例子，也可以用verilog進(jìn)行改寫(xiě)。

  標(biāo)簽： vhdl 編寫(xiě) 串口通訊 程序

  上傳時(shí)間： 2015-12-03

  上傳用戶：hjshhyy

• 用vhdl編寫(xiě)的簡(jiǎn)單的CPU程序免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的簡(jiǎn)單的CPU程序，可以實(shí)現(xiàn)加法，移位以及跳轉(zhuǎn)等等功能

  標(biāo)簽： vhdl CPU 編寫(xiě) 程序

  上傳時(shí)間： 2014-01-10

  上傳用戶：xiaoxiang

• 用vhdl編寫(xiě)的簡(jiǎn)單POC（并行輸出控制）程序免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的簡(jiǎn)單POC（并行輸出控制）程序，可以實(shí)現(xiàn)CPU以及外設(shè)之間的接口功能

  標(biāo)簽： vhdl POC 編寫(xiě) 并行

  上傳時(shí)間： 2016-02-15

  上傳用戶：wl9454

• 用vhdl編寫(xiě)的spi接口程序免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的spi接口程序，在epm7128上仿真成功。

  標(biāo)簽： vhdl spi 編寫(xiě) 接口程序

  上傳時(shí)間： 2013-12-30

  上傳用戶：jiahao131

• 用vhdl編寫(xiě)的CRC校驗(yàn)代碼免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的CRC校驗(yàn)代碼，仿真以及下載在板上測(cè)試通過(guò)

  標(biāo)簽： vhdl CRC 編寫(xiě) 校驗(yàn)代碼

  上傳時(shí)間： 2013-12-17

  上傳用戶：2404

• 該程序是用vhdl編寫(xiě)的串口收發(fā)控制器程序免費(fèi)下載

  資源簡(jiǎn)介：該程序是用vhdl編寫(xiě)的串口收發(fā)控制器程序，可以實(shí)現(xiàn)上位機(jī)和下位機(jī)之間的串口通信

  標(biāo)簽： vhdl 程序 串口 收發(fā)

  上傳時(shí)間： 2017-08-19

  上傳用戶：xfbs821

• 用vhdl編寫(xiě)的pci源代碼。花了我2000多元錢(qián)買(mǎi)來(lái)的免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的pci源代碼。花了我2000多元錢(qián)買(mǎi)來(lái)的，編譯通過(guò)！

  標(biāo)簽： vhdl 2000 pci 編寫(xiě)

  上傳時(shí)間： 2013-08-29

  上傳用戶：brilliantchen

• 用vhdl編寫(xiě)的基于fpga的數(shù)字頻率計(jì)程序算法免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的基于fpga的數(shù)字頻率計(jì)程序算法

  標(biāo)簽： vhdl fpga 編寫(xiě) 數(shù)字頻率計(jì)

  上傳時(shí)間： 2013-09-07

  上傳用戶：chfanjiang

• vhdl編寫(xiě)的fifo程序免費(fèi)下載

  資源簡(jiǎn)介：vhdl編寫(xiě)的fifo程序

  標(biāo)簽： vhdl fifo 編寫(xiě) 程序

  上傳時(shí)間： 2014-01-05

  上傳用戶：拔絲土豆

• 此為用vhdl編寫(xiě)的可實(shí)現(xiàn)動(dòng)感圖像的點(diǎn)陣免費(fèi)下載

  資源簡(jiǎn)介：此為用vhdl編寫(xiě)的可實(shí)現(xiàn)動(dòng)感圖像的點(diǎn)陣，做于05年2月，顯示BUPT并有飛鳥(niǎo)圖像顯示

  標(biāo)簽： vhdl 編寫(xiě) 圖像 點(diǎn)陣

  上傳時(shí)間： 2013-12-25

  上傳用戶：ls530720646

• 用vhdl編寫(xiě)的8250免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的8250，內(nèi)附波形分析，設(shè)計(jì)思路，以及具體的程序代碼

  標(biāo)簽： vhdl 8250 編寫(xiě)

  上傳時(shí)間： 2013-12-23

  上傳用戶：tb_6877751

• 用vhdl編寫(xiě)的數(shù)字時(shí)鐘,可變寬度脈沖產(chǎn)生器免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的數(shù)字時(shí)鐘,可變寬度脈沖產(chǎn)生器

  標(biāo)簽： vhdl 編寫(xiě) 數(shù)字時(shí)鐘 可變寬度脈沖

  上傳時(shí)間： 2014-12-02

  上傳用戶：xaijhqx

• 用vhdl編寫(xiě)的基于fpga的數(shù)字頻率計(jì)程序算法免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫(xiě)的基于fpga的數(shù)字頻率計(jì)程序算法

  標(biāo)簽： vhdl fpga 編寫(xiě) 數(shù)字頻率計(jì)

  上傳時(shí)間： 2015-05-03

  上傳用戶：ruixue198909

• 一個(gè)用C++編寫(xiě)的積分算法,可以用VC編譯.免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用C++編寫(xiě)的積分算法,可以用VC編譯.

  標(biāo)簽： 編寫(xiě) 積分算法 編譯

  上傳時(shí)間： 2014-01-23

  上傳用戶：許小華