用于dspbuilder 可以直接生成vhdl源碼,或者verilog源碼
資源簡介:用于dspbuilder 可以直接生成vhdl源碼,或者verilog源碼
上傳時間: 2016-10-08
上傳用戶:fnhhs
資源簡介:實現.NET3層架構系統的源碼生成。 可以直接生成解決方案:包括存儲過程,數據訪問層,業務邏輯層。
上傳時間: 2016-02-26
上傳用戶:181992417
資源簡介:51實現交通燈控制,可以用于學習發光二極管的用法,也可以直接用于工業設計!是不可多得的源碼!
上傳時間: 2013-12-10
上傳用戶:ainimao
資源簡介:fir在dspbuilder下產生vhdl源碼及其測試激勵文件時的matlab模型,在modelsim下仿真通過
上傳時間: 2013-12-05
上傳用戶:invtnewer
資源簡介:fft在dspbuilder下產生vhdl源碼及其測試激勵文件的matlab模型,在modelsim下仿真通過
上傳時間: 2013-12-13
上傳用戶:baitouyu
資源簡介:dds在dspbuilder下產生vhdl源碼及其測試激勵文件的matlab模型,在modelsim下仿真通過
上傳時間: 2014-01-22
上傳用戶:bcjtao
資源簡介:m序列在dspbuilder下產生vhdl源碼及其測試激勵文件的matlab模型,在modelsim下仿真通過
上傳時間: 2015-06-27
上傳用戶:zhuoying119
資源簡介:正弦波在dspbuilder下產生vhdl源碼及其測試激勵文件的matlab模型,在modelsim下仿真通過
上傳時間: 2013-12-03
上傳用戶:cuiyashuo
資源簡介:三相直接數字頻率合成器dds的vhdl源碼,希望對大家有幫助
上傳時間: 2014-08-01
上傳用戶:ouyangtongze
資源簡介:可以用來查看源碼,因為現在好多的網頁都帶有木馬,所以不能直接打開,就可以用這個打開看到木馬地址!
上傳時間: 2013-12-22
上傳用戶:水口鴻勝電器
資源簡介:反編譯vb軟件,可以把vb打包的軟件直接翻譯成源碼,非常好用,
上傳時間: 2014-02-05
上傳用戶:teddysha
資源簡介:基帶碼發生器的vhdl源碼及仿真程序用于通信系統中基帶碼的產生
上傳時間: 2014-11-21
上傳用戶:hfmm633
資源簡介:vhdl 源碼模塊,可以實現最經典原PWM,可以用于電源,電機的控制
上傳時間: 2013-12-16
上傳用戶:15071087253
資源簡介:vhdl源碼其中“music_rom”使用FPGA廠商提供的工具生成的,如Altera的Quartus II 及其宏功能生成的這些文件。 另外,我們還希望實現以下功能: * 播放音樂時,在ROM的結尾處暫停 * "fullnote"值為0時,表示靜音 所以我們將原來的程序的最后一行從
上傳時間: 2013-12-19
上傳用戶:CHINA526
資源簡介:可以實現加法和減法的vhdl源碼,可以在FPGA上運行
上傳時間: 2016-07-16
上傳用戶:evil
資源簡介:可以實現CPU的vhdl源碼,可以在FPGA上運行
上傳時間: 2013-12-12
上傳用戶:changeboy
資源簡介:FPGA控制VGA接口顯示漢字!vhdl源碼!喜歡的朋友可以看看!
上傳時間: 2014-01-10
上傳用戶:270189020
資源簡介:詞法分析器 可以識別c++的源碼,自動生成詞法分析表, 在分析結束后會指出源代碼中可能的錯誤 待分析的源代碼要以 *源代碼.txt的格式保存
上傳時間: 2016-09-24
上傳用戶:xiaoxiang
資源簡介:一個用vhdl源碼編寫的先進先出(FIFO)緩沖器模塊.可以進行FIFO的仿真驗證
上傳時間: 2014-02-28
上傳用戶:lunshaomo
資源簡介:另外一個用vhdl源碼編寫的FIFO模塊程序,可以比較一下和FIFO有什么區別.
上傳時間: 2017-02-05
上傳用戶:xlcky
資源簡介:一個用于端口監聽的源碼,只要有安裝Delphi直接打開皆可編輯,里面附有可執行文件只要稍加修改就可以變成自己特色的端口監聽軟件!
上傳時間: 2013-12-21
上傳用戶:515414293
資源簡介:三十個vhdl源碼,對于剛開始學習vhdl的很有幫助,可以幫助理解數字電路
上傳時間: 2014-01-21
上傳用戶:wanqunsheng
資源簡介:xilinx提供的頻率發生器的vhdl源碼,可以運行在spartan3的學習開發板上。
上傳時間: 2015-11-18
上傳用戶:klin3139
資源簡介:X8086的vhdl源碼,可以在FPGA上實現
上傳時間: 2013-11-29
上傳用戶:windwolf2000
資源簡介:用cpld控制時序通過usb傳送數據到pc機的vhdl源碼,用于一款心電圖機。
上傳時間: 2016-08-25
上傳用戶:myworkpost
資源簡介:這是用于proteus仿真軟件的程序源碼,當然也可以在單片機上用,請努力學習嵌入式吧
上傳時間: 2016-10-03
上傳用戶:ls530720646
資源簡介:CPLD與8051的總線接口vhdl源碼
上傳時間: 2013-08-15
上傳用戶:yuchunhai1990
資源簡介:通過fpga產生時鐘的vhdl源碼,QII7.1下調試通過
上傳時間: 2013-08-24
上傳用戶:wtrl
資源簡介:PCI的vhdl源碼希望對大家有用!
上傳時間: 2015-02-04
上傳用戶:lht618
資源簡介:用于計算CRC的verilog HDL源碼
上傳時間: 2015-02-07
上傳用戶:569342831