正弦信號(hào)發(fā)生器程序,用VERILOG寫出。
資源簡介：正弦信號(hào)發(fā)生器程序,用VERILOG寫出。
上傳時(shí)間： 2013-12-10
上傳用戶：無聊來刷下
資源簡介：基于DDS原理的正弦信號(hào)發(fā)生器。用VERILOG語言實(shí)現(xiàn)，功能強(qiáng)大。
上傳時(shí)間： 2014-01-13
上傳用戶：鳳臨西北
資源簡介：VERILOG實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計(jì)算和顯示。
上傳時(shí)間： 2013-08-28
上傳用戶：asdfasdfd
資源簡介：用javaApplet寫出一個(gè)寫字符的小程序
上傳時(shí)間： 2015-01-14
上傳用戶：hgy9473
資源簡介：用VERILOG寫的跑表程序
上傳時(shí)間： 2014-01-18
上傳用戶：lx9076
資源簡介：用VERILOG寫的cpld的各種分頻程序，希望大家指正，謝謝！
上傳時(shí)間： 2015-06-23
上傳用戶：nanxia
資源簡介：是用VERILOG寫的,解復(fù)接程序,可以把復(fù)接的反過來,一般用在解碼程序中!
上傳時(shí)間： 2015-07-02
上傳用戶：xinyuzhiqiwuwu
資源簡介：一個(gè)用VERILOG寫的串行傳輸?shù)讲⑿袀鬏數(shù)某绦颍趒uaters下編的
上傳時(shí)間： 2015-12-02
上傳用戶：lacsx
資源簡介：VERILOG實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計(jì)算和顯示。
上傳時(shí)間： 2013-12-09
上傳用戶：epson850
資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA正弦信號(hào)發(fā)生器
上傳時(shí)間： 2014-12-02
上傳用戶：lxm
資源簡介：用VERILOG寫的HC164的驅(qū)動(dòng)程序，參考了Xilinx的經(jīng)典算法，做了一點(diǎn)改進(jìn)~~~很通用，是初學(xué)VERILOG以及FPGA開發(fā)很有用的一個(gè)程序！
上傳時(shí)間： 2014-01-06
上傳用戶：xiaoxiang
資源簡介：這是一些常用的數(shù)學(xué)運(yùn)算函數(shù)的程序,用VC++寫的,希望對(duì)于出學(xué)編程的朋友有所幫助!
上傳時(shí)間： 2013-12-19
上傳用戶：haohaoxuexi
資源簡介：一個(gè)用VERILOG寫的簡單的乒乓球程序，用來在VGA上顯示小球和擋板
上傳時(shí)間： 2016-08-08
上傳用戶：youth25
資源簡介：用VERILOG寫的4*4小鍵盤按鍵檢測程序。本工程已經(jīng)編譯好。可以直接在Atera DE1 Fpga開發(fā)板上運(yùn)行
上傳時(shí)間： 2016-09-17
上傳用戶：fnhhs
資源簡介：TMS320VC5402 信號(hào)發(fā)生器程序 包括正弦波 方波
上傳時(shí)間： 2014-01-14
上傳用戶：caiiicc
資源簡介：基于凌陽和ad9850實(shí)現(xiàn)的正弦波信號(hào)發(fā)生器程序，包含鍵盤、顯示模塊程序
上傳時(shí)間： 2014-03-11
上傳用戶：cursor
資源簡介：適用于FPGA初學(xué)者,一個(gè)流水燈的程序,用VERILOG語言寫的.
上傳時(shí)間： 2016-11-10
上傳用戶：miaochun888
資源簡介：這是我用VERILOG寫的DES加解密程序,準(zhǔn)確的說這是一份實(shí)驗(yàn)報(bào)告,里面不但有程序還有簡單的注釋[主要是針對(duì)仿真的波形的],我主要寫的是主控部分,密鑰生成部分參考了下版原康宏的程序.該程序即可加密也可解密,選用CycloneII器件即能跑到100Mhz以上.
上傳時(shí)間： 2013-12-16
上傳用戶：refent
資源簡介：用VERILOG寫的FIFO程序，可以直接引用經(jīng)本人測試
上傳時(shí)間： 2017-01-15
上傳用戶：1427796291
資源簡介：用DSP產(chǎn)生正弦信號(hào)的程序，用C語言編寫，已經(jīng)調(diào)試通過。
上傳時(shí)間： 2013-12-14
上傳用戶：xinyuzhiqiwuwu
資源簡介：基于VERILOG正弦信號(hào)發(fā)生器，實(shí)用軟件為quartus ii，分頻模塊有四個(gè)
上傳時(shí)間： 2016-12-21
上傳用戶：重中之重
資源簡介：制作一個(gè)正弦信號(hào)發(fā)生器的設(shè)計(jì):（1）正弦波輸出頻率范圍：1kHz～10MHz；（2）具有頻率設(shè)置功能，頻率步進(jìn)：100Hz；（3）輸出信號(hào)頻率穩(wěn)定度：優(yōu)于10-2；（4）輸出電壓幅度：1V到5V這間；（5）失真度：用示波器觀察時(shí)無明顯失真。（6）輸出電壓幅度：在頻率范...
上傳時(shí)間： 2014-12-21
上傳用戶：Jerry_Chow
資源簡介：用VERILOG寫的CORDIC算法實(shí)現(xiàn)，很適合做超越函數(shù)的運(yùn)算。通常用于實(shí)現(xiàn)正弦乘法，或者坐標(biāo)變換。
上傳時(shí)間： 2014-11-03
上傳用戶：it男一枚
資源簡介：2006altera大賽－基于軟核Nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì)：摘要：本設(shè)計(jì)運(yùn)用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 ALTERA公司的 Cyclone 系列 FPGA 為數(shù)字平臺(tái)，將微處理器、總線、數(shù)字頻率合成器、存儲(chǔ)器和 I/O 接口等硬件設(shè)備集中在一片 FPGA 上...
上傳時(shí)間： 2015-09-02
上傳用戶：coeus
資源簡介：正弦信號(hào)發(fā)生程序。使用聲卡產(chǎn)生正弦信號(hào)輸出，可以用來調(diào)音！
上傳時(shí)間： 2013-12-21
上傳用戶：yuchunhai1990
資源簡介：自己制作的MAX038信號(hào)發(fā)生器程序，里面用到了TLC5615串行DA芯片。希望對(duì)大家有用。
上傳時(shí)間： 2014-07-27
上傳用戶：asddsd
資源簡介：正弦信號(hào)發(fā)生器，正弦波輸出范圍：1k～10M。頻率步進(jìn)100Hz，用示波器觀察無明顯失真。
上傳時(shí)間： 2013-12-23
上傳用戶：Altman
資源簡介：函數(shù)信號(hào)發(fā)生器程序，能產(chǎn)生正弦波，方波，鋸齒夠……
上傳時(shí)間： 2013-12-25
上傳用戶：咔樂塢
資源簡介：基于FPGA的移相式DDS正弦信號(hào)發(fā)生器的VHDL源代碼，壓縮包里是在Quartus里做的工程，F(xiàn)PGA用的是Cyclone1C3系列
上傳時(shí)間： 2014-02-18
上傳用戶：xaijhqx
資源簡介：基于FPGA的三相正弦信號(hào)發(fā)生器設(shè)計(jì).rar
上傳時(shí)間： 2013-06-15
上傳用戶：zq70996813
