亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > vhdl編寫

vhdl編寫

  • 資源大小:72 K
  • 上傳時間: 2016-05-05
  • 上傳用戶:wenyishizhu
  • 資源積分:2 下載積分
  • 標      簽: vhdl 編寫

資 源 簡 介

vhdl編寫,8b—10b 編解碼器設計 Encoder: 8b/10b Encoder (file: 8b10b_enc.vhd) Synchronous clocked inputs (latched on each clock rising edge) 8-bit parallel unencoded data input KI input selects data or control encoding Asynchronous active high reset initializes all logic Encoded data output 10-bit parallel encoded output valid 1 clock later Decoder: 8b/10b Decoder (file: 8b10b_dec.vhd) Synchronous clocked inputs (latched on each clock rising edge) 10-bit parallel encoded data input Asynchronous active high reset initializes all logic Decoded data, disparity and KO outputs 8-bit parallel unencoded output valid 1 clock later

相 關 資 源

主站蜘蛛池模板: 开封县| 德昌县| 肇源县| 靖西县| 青龙| 广东省| 天台县| 连云港市| 台北县| 璧山县| 阿拉善右旗| 黄陵县| 盘锦市| 彭州市| 华池县| 桓台县| 隆昌县| 昌江| 德令哈市| 长沙市| 潼南县| 株洲县| 井冈山市| 南充市| 新竹市| 扎囊县| 山西省| 七台河市| 新巴尔虎右旗| 新乐市| 清丰县| 隆回县| 泸溪县| 哈密市| 中山市| 南木林县| 鞍山市| 信宜市| 大同县| 博野县| 安阳县|