亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是：蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > vhdl編寫

vhdl編寫

  • 資源大小：72 K
  • 上傳時間： 2016-05-05
  • 上傳用戶：wenyishizhu
  • 資源積分：2 下載積分
  • 標      簽： vhdl 編寫

資 源 簡 介

vhdl編寫，8b—10b 編解碼器設計 Encoder: 8b/10b Encoder (file: 8b10b_enc.vhd) Synchronous clocked inputs (latched on each clock rising edge) 8-bit parallel unencoded data input KI input selects data or control encoding Asynchronous active high reset initializes all logic Encoded data output 10-bit parallel encoded output valid 1 clock later Decoder: 8b/10b Decoder (file: 8b10b_dec.vhd) Synchronous clocked inputs (latched on each clock rising edge) 10-bit parallel encoded data input Asynchronous active high reset initializes all logic Decoded data, disparity and KO outputs 8-bit parallel unencoded output valid 1 clock later

相 關 資 源

主站蜘蛛池模板： 榆林市| 武平县| 黄梅县| 民乐县| 莱芜市| 沧州市| 建平县| 宣化县| 江永县| 康乐县| 特克斯县| 莒南县| 塔城市| 无极县| 鹿邑县| 晋城| 杭州市| 宜兰市| 涟源市| 卢氏县| 呼玛县| 拉萨市| 忻州市| 乌拉特中旗| 潞城市| 晋江市| 潜江市| 顺平县| 南汇区| 壶关县| 启东市| 阳曲县| 南乐县| 梁山县| 成安县| 泾源县| 海宁市| 洛宁县| 永靖县| 井研县| 长泰县|