相 關(guān) 資 源

• FPGA異步時鐘設(shè)計中的同步策略免費(fèi)下載

  資源簡介：FPGA異步時鐘設(shè)計中的同步策略，需要

  標(biāo)簽： FPGA 異步時鐘 策略

  上傳時間： 2013-08-23

  上傳用戶：540750247

• FPGA異步時鐘設(shè)計中的同步策略免費(fèi)下載

  資源簡介：FPGA異步時鐘設(shè)計中的同步策略，需要

  標(biāo)簽： FPGA 異步時鐘 策略

  上傳時間： 2014-01-12

  上傳用戶：lizhizheng88

• 單片機(jī)和FPGA總線接口設(shè)計中的FPGA部分的接口定義免費(fèi)下載

  資源簡介：單片機(jī)和FPGA總線接口設(shè)計中的FPGA部分的接口定義

  標(biāo)簽： FPGA 單片機(jī) 分 總線

  上傳時間： 2014-01-24

  上傳用戶：yan2267246

• 利用二分搜索技術(shù)實現(xiàn)數(shù)組元素的查找,實現(xiàn)了算法設(shè)計中的分治策略免費(fèi)下載

  資源簡介：利用二分搜索技術(shù)實現(xiàn)數(shù)組元素的查找,實現(xiàn)了算法設(shè)計中的分治策略

  標(biāo)簽： 分 元素 搜索 技術(shù)實現(xiàn)

  上傳時間： 2013-12-29

  上傳用戶：hzy5825468

• CPLD/FPGA設(shè)計中的時鐘應(yīng)用講解及其實例免費(fèi)下載

  資源簡介：CPLD/FPGA設(shè)計中的時鐘應(yīng)用講解 及其實例

  標(biāo)簽： CPLD FPGA 時鐘

  上傳時間： 2013-09-01

  上傳用戶：3到15

• CPLD/FPGA設(shè)計中的時鐘應(yīng)用講解 及其實例免費(fèi)下載

  資源簡介：CPLD/FPGA設(shè)計中的時鐘應(yīng)用講解 及其實例

  標(biāo)簽： CPLD FPGA 時鐘

  上傳時間： 2013-12-26

  上傳用戶：zm7516678

• Matlabsimulink 在FPGA 設(shè)計中的應(yīng)用免費(fèi)下載

  資源簡介：Matlabsimulink 在FPGA 設(shè)計中的應(yīng)用

  標(biāo)簽： Matlabsimulink FPGA 中的應(yīng)用

  上傳時間： 2013-08-08

  上傳用戶：w50403

• FPGA設(shè)計中的低功耗解決方案免費(fèi)下載

  資源簡介：FPGA設(shè)計中的低功耗解決方案\r\nFPGA設(shè)計中的低功耗解決方案

  標(biāo)簽： FPGA 低功耗 方案

  上傳時間： 2013-08-10

  上傳用戶：zw380105939

• 流水線技術(shù)在FPGA設(shè)計中的應(yīng)用 pdf免費(fèi)下載

  資源簡介：流水線技術(shù)在FPGA設(shè)計中的應(yīng)用 pdf\\r\\n

  標(biāo)簽： FPGA 流水線技術(shù) 中的應(yīng)用

  上傳時間： 2013-08-11

  上傳用戶：lanjisu111

• FPGA設(shè)計中的誤解。包括成本節(jié)約免費(fèi)下載

  資源簡介：FPGA設(shè)計中的誤解。包括成本節(jié)約，低功耗設(shè)計，系統(tǒng)效率，信號完整性，可靠性設(shè)計

  標(biāo)簽： FPGA

  上傳時間： 2013-08-15

  上傳用戶：zhuce80001

• Matlab_simulink在FPGA設(shè)計中的應(yīng)用免費(fèi)下載

  資源簡介：Matlab_simulink在FPGA設(shè)計中的應(yīng)用

  標(biāo)簽： Matlab_simulink FPGA 中的應(yīng)用

  上傳時間： 2013-08-27

  上傳用戶：古谷仁美

• FPGA設(shè)計中的基本問題免費(fèi)下載

  資源簡介：第6章 FPGA設(shè)計中的基本問題

  標(biāo)簽： FPGA

  上傳時間： 2013-11-06

  上傳用戶：hongmo

• FPGA設(shè)計中的基本問題免費(fèi)下載

  資源簡介：第6章 FPGA設(shè)計中的基本問題

  標(biāo)簽： FPGA

  上傳時間： 2014-12-04

  上傳用戶：shfanqiwei

• FPGA設(shè)計的指導(dǎo)原則,對在FPGA設(shè)計中的一些問題給出了解決的方案,并給出了一些設(shè)計的原則免費(fèi)下載

  資源簡介：FPGA設(shè)計的指導(dǎo)原則,對在FPGA設(shè)計中的一些問題給出了解決的方案,并給出了一些設(shè)計的原則

  標(biāo)簽： FPGA 方案

  上傳時間： 2015-06-14

  上傳用戶：evil

• P串行實時時鐘芯片DSl302程序設(shè)計中的問題與對策免費(fèi)下載

  資源簡介：P串行實時時鐘芯片DSl302程序設(shè)計中的問題與對策

  標(biāo)簽： DSl 302 串行 實時時鐘

  上傳時間： 2014-02-28

  上傳用戶：Shaikh

• Matlab_simulink在FPGA設(shè)計中的應(yīng)用免費(fèi)下載

  資源簡介：Matlab_simulink在FPGA設(shè)計中的應(yīng)用

  標(biāo)簽： Matlab_simulink FPGA 中的應(yīng)用

  上傳時間： 2014-01-08

  上傳用戶：change0329

• VHDL在CPLD和FPGA設(shè)計中的應(yīng)用,期刊論文免費(fèi)下載

  資源簡介：VHDL在CPLD和FPGA設(shè)計中的應(yīng)用,期刊論文，講述復(fù)雜邏輯器件的語言用法

  標(biāo)簽： VHDL CPLD FPGA 中的應(yīng)用

  上傳時間： 2016-10-24

  上傳用戶：ynsnjs

• 一種將異步時鐘域轉(zhuǎn)換成同步時鐘域的方法免費(fèi)下載

  資源簡介：一種將異步時鐘域轉(zhuǎn)換成同步時鐘域的方法，可節(jié)省資源，避免格雷碼轉(zhuǎn)換。

  標(biāo)簽： 異步時鐘 轉(zhuǎn)換成 時鐘域

  上傳時間： 2016-12-07

  上傳用戶：csgcd001

• 在msp430的基于pcf8536時鐘芯片中的時鐘設(shè)計利用c語言在iar軟件編程通過免費(fèi)下載

  資源簡介：在msp430的基于pcf8536時鐘芯片中的時鐘設(shè)計利用c語言在iar軟件編程通過

  標(biāo)簽： 8536 msp 430 iar

  上傳時間： 2016-12-28

  上傳用戶：wang0123456789

• FPGA設(shè)計中的誤解。包括成本節(jié)約免費(fèi)下載

  資源簡介：FPGA設(shè)計中的誤解。包括成本節(jié)約，低功耗設(shè)計，系統(tǒng)效率，信號完整性，可靠性設(shè)計

  標(biāo)簽： FPGA

  上傳時間： 2013-12-22

  上傳用戶：hakim

• 流水線技術(shù)在FPGA設(shè)計中的應(yīng)用 pdf免費(fèi)下載

  資源簡介：流水線技術(shù)在FPGA設(shè)計中的應(yīng)用 pdf

  標(biāo)簽： FPGA 流水線技術(shù) 中的應(yīng)用

  上傳時間： 2013-12-14

  上傳用戶：CHINA526

• 用VHDL 語言設(shè)計交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對FPGA/ CPLD 芯片進(jìn)行下載, 由于生成的是集成化的數(shù)字電 路, 沒有傳統(tǒng)設(shè)計中的接線問題, 所以故障率低、可靠性高,免費(fèi)下載

  資源簡介：用VHDL 語言設(shè)計交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對FPGA/ CPLD 芯片進(jìn)行下載, 由于生成的是集成化的數(shù)字電 路, 沒有傳統(tǒng)設(shè)計中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現(xiàn)了EDA 技術(shù)在數(shù)字電路設(shè)計中的優(yōu)越性。

  標(biāo)簽： VHDL FPGA CPLD PLUS

  上傳時間： 2013-12-28

  上傳用戶：zhengzg

• 關(guān)于FPGA設(shè)計中的流水線技巧的使用和例子免費(fèi)下載

  資源簡介：關(guān)于FPGA設(shè)計中的流水線技巧的使用和例子，一個很好的減少硬件消耗的技巧

  標(biāo)簽： FPGA 流水線

  上傳時間： 2017-03-10

  上傳用戶：yoleeson

• Matlabsimulink 在FPGA 設(shè)計中的應(yīng)用免費(fèi)下載

  資源簡介：Matlabsimulink 在FPGA 設(shè)計中的應(yīng)用

  標(biāo)簽： Matlabsimulink FPGA 中的應(yīng)用

  上傳時間： 2014-02-02

  上傳用戶：徐孺

• FPGA設(shè)計中的低功耗解決方案 FPGA設(shè)計中的低功耗解決方案免費(fèi)下載

  資源簡介：FPGA設(shè)計中的低功耗解決方案 FPGA設(shè)計中的低功耗解決方案

  標(biāo)簽： FPGA 低功耗 方案

  上傳時間： 2014-01-12

  上傳用戶：xlcky

• 如何發(fā)現(xiàn)并解決FPGA設(shè)計中的時序問題OFFSET約束免費(fèi)下載

  資源簡介：如何發(fā)現(xiàn)并解決FPGA設(shè)計中的時序問題OFFSET約束

  標(biāo)簽： OFFSET FPGA 發(fā)現(xiàn) 時序

  上傳時間： 2017-07-05

  上傳用戶：huyiming139

• 主要講述了FPGA設(shè)計中的關(guān)鍵語言VHDL的學(xué)習(xí)免費(fèi)下載

  資源簡介：主要講述了FPGA設(shè)計中的關(guān)鍵語言VHDL的學(xué)習(xí)

  標(biāo)簽： FPGA VHDL 語言

  上傳時間： 2017-09-12

  上傳用戶：日光微瀾

• FPGA在軟件無線電中的應(yīng)用免費(fèi)下載

  資源簡介：FPGA在軟件無線電中的應(yīng)用 FPGA in the Software Radio

  標(biāo)簽： FPGA 軟件無線電 中的應(yīng)用

  上傳時間： 2013-08-07

  上傳用戶：shanxiliuxu

• ARM處理器和FPGA在數(shù)據(jù)傳輸中的應(yīng)用與研究免費(fèi)下載

  資源簡介：ARM處理器和FPGA在數(shù)據(jù)傳輸中的應(yīng)用與研究

  標(biāo)簽： FPGA ARM 處理器 中的應(yīng)用

  上傳時間： 2013-08-15

  上傳用戶：我干你啊

• 總結(jié)設(shè)計中的重點及注意的地方免費(fèi)下載

  資源簡介：總結(jié)設(shè)計中的重點及注意的地方，常出現(xiàn)錯誤的地方等。

  標(biāo)簽：

  上傳時間： 2013-08-18

  上傳用戶：佳期如夢