用VHDL寫的一個(gè)32位并行乘法器的源代碼，已經(jīng)過(guò)驗(yàn)證，可以直接使用
資源簡(jiǎn)介：用VHDL寫的一個(gè)32位并行乘法器的源代碼，已經(jīng)過(guò)驗(yàn)證，可以直接使用
上傳時(shí)間： 2014-01-06
上傳用戶：hoperingcong
資源簡(jiǎn)介：用VHDL語(yǔ)言 來(lái)實(shí)現(xiàn) 四位并行加法器的功能 是本科生的必學(xué)內(nèi)容
上傳時(shí)間： 2016-10-27
上傳用戶：xg262122
資源簡(jiǎn)介：32位并行乘法器的測(cè)試文件，已經(jīng)經(jīng)過(guò)驗(yàn)證，可以直接使用
上傳時(shí)間： 2014-01-10
上傳用戶：qilin
資源簡(jiǎn)介：這是我本人編寫的一個(gè)32位定點(diǎn)小數(shù)運(yùn)算的函數(shù)庫(kù)。對(duì)于沒(méi)有浮點(diǎn)運(yùn)算器的場(chǎng)合，可以提供進(jìn)行小數(shù)運(yùn)算的一種途徑
上傳時(shí)間： 2013-12-13
上傳用戶：zuozuo1215
資源簡(jiǎn)介：基于BOOTH的32位快速乘法器的設(shè)計(jì)源碼
上傳時(shí)間： 2013-12-12
上傳用戶：pinksun9
資源簡(jiǎn)介：用VHDL寫的一個(gè)8位全加器的實(shí)驗(yàn)程序,供新手參考
上傳時(shí)間： 2017-03-03
上傳用戶：lx9076
資源簡(jiǎn)介：二相步進(jìn)電機(jī)32細(xì)分驅(qū)動(dòng)程序 [lenvy] 2008-5-16 9:45:55 用AT89C51寫了一個(gè)32細(xì)分的驅(qū)動(dòng)程序,驅(qū)動(dòng)芯片用 NJU39610+NJM3771 程序?qū)崿F(xiàn)功能：對(duì)二相步進(jìn)電機(jī)進(jìn)行32細(xì)分；采用定時(shí)器中斷，每0.5ms電機(jī) 走一步； 暫時(shí)單片機(jī)外部控制部分只有控制正轉(zhuǎn)、反轉(zhuǎn)...
上傳時(shí)間： 2016-08-28
上傳用戶：cxl274287265
資源簡(jiǎn)介：這個(gè)是用VERILOG做的一個(gè)8位功能很弱的CPU
上傳時(shí)間： 2014-11-23
上傳用戶：wangchong
資源簡(jiǎn)介：基于芯片MAX502的十二位并行DAC芯片的程序，利用FPGA中的ROM查表進(jìn)行數(shù)據(jù)存儲(chǔ)
上傳時(shí)間： 2014-11-28
上傳用戶：杜瑩12345
資源簡(jiǎn)介：fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
上傳時(shí)間： 2015-09-03
上傳用戶：上善若水
資源簡(jiǎn)介：本源碼是高速并行乘法器的設(shè)計(jì)源碼，開(kāi)發(fā)軟件為MAX+PLUS.輸入為兩個(gè)帶符號(hào)的二進(jìn)制數(shù)
上傳時(shí)間： 2015-10-18
上傳用戶：sunjet
資源簡(jiǎn)介：該模型用于搭建了一個(gè)基于時(shí)分割乘法器的電子式電能表的模型
上傳時(shí)間： 2013-12-09
上傳用戶：趙云興
資源簡(jiǎn)介：一個(gè)關(guān)于Wallace樹乘法器的論文，當(dāng)中展示了一種改進(jìn)后的wallace樹乘法器方案，相比原來(lái)占用晶體管更少，效率更高
上傳時(shí)間： 2014-01-11
上傳用戶：manlian
資源簡(jiǎn)介：msp430單片機(jī)最新的產(chǎn)品MSP430F5438內(nèi)部硬件乘法器的操作的示例程序
上傳時(shí)間： 2017-02-27
上傳用戶：dsgkjgkjg
資源簡(jiǎn)介：用VHDL語(yǔ)言設(shè)計(jì)CPU中的一部分：乘法器的設(shè)計(jì)，包括多種乘法器的設(shè)計(jì)方法！內(nèi)容為英文
上傳時(shí)間： 2015-06-11
上傳用戶：450976175
資源簡(jiǎn)介：這是用VHDL語(yǔ)言寫的32位分頻器的程序，可直接運(yùn)行，看結(jié)果，歡迎使用。多指正，交流。
上傳時(shí)間： 2015-05-11
上傳用戶：chenlong
資源簡(jiǎn)介：C0文法編譯器,生成32位匯編, 沒(méi)做優(yōu)化,但是經(jīng)過(guò)了苛刻的測(cè)試,masm614已經(jīng)打包進(jìn)去了,程序里寫了一個(gè)腳本解釋程序,控制編譯器的所有動(dòng)作,方便使用,已經(jīng)很完善了,里面有幾個(gè)測(cè)試程序,這是buaa的編譯課程設(shè)計(jì),師弟師妹用的話別忘請(qǐng)師兄我吃飯啊~~
上傳時(shí)間： 2014-01-12
上傳用戶：gxmm
資源簡(jiǎn)介：這是用VHDL語(yǔ)言(硬件描述語(yǔ)言)寫的一個(gè)二維 8*8塊的離散余弦變換(DCT)以及反變換(IDCT).全同步設(shè)計(jì),低門數(shù).可以用于多媒體及打印應(yīng)用領(lǐng)域.
上傳時(shí)間： 2015-06-03
上傳用戶：caiiicc
資源簡(jiǎn)介：數(shù)字均衡器是通訊信道抗碼間干擾的重要環(huán)節(jié),這是一個(gè)用VHDL寫的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個(gè)模塊FILTER,ERR_DECISION,ADJUST 希望對(duì)大家有用.
上傳時(shí)間： 2015-06-09
上傳用戶：cazjing
資源簡(jiǎn)介：一個(gè)用VHDL寫的8051的內(nèi)核,很方便集成到FPGA里.
上傳時(shí)間： 2015-07-01
上傳用戶：waitingfy
資源簡(jiǎn)介：用VHDL 編寫的一個(gè)16位的cpu 設(shè)計(jì)方案，可以執(zhí)行8條指令。
上傳時(shí)間： 2015-07-19
上傳用戶：shawvi
資源簡(jiǎn)介：這是一個(gè)用VHDL寫的控制VGA的源程序,可以顯示6種不同的圖案,你也可以顯示圖象
上傳時(shí)間： 2013-12-15
上傳用戶：dragonhaixm
資源簡(jiǎn)介：是用VHDL寫的一個(gè)常用的ALARM BUFFER,相信對(duì)電子設(shè)計(jì)的朋友有所幫助~
上傳時(shí)間： 2014-01-13
上傳用戶：yiwen213
資源簡(jiǎn)介：自己用VHDL寫的一個(gè)串口程序，調(diào)試成功，并且用到了項(xiàng)目中，希望初學(xué)者可以借鑒下
上傳時(shí)間： 2016-01-24
上傳用戶：manking0408
資源簡(jiǎn)介：用VHDL寫成的一個(gè)數(shù)控分頻程序.本例中把64HZ分成1HZ
上傳時(shí)間： 2014-01-24
上傳用戶：lifangyuan12
資源簡(jiǎn)介：一個(gè)用VHDL寫的倒計(jì)時(shí)程序
上傳時(shí)間： 2016-03-13
上傳用戶：aappkkee
資源簡(jiǎn)介：我EDA課程設(shè)計(jì)做的用VHDL 寫的智能電子密碼鎖，在試驗(yàn)箱上實(shí)驗(yàn)的，4位并行密碼，有報(bào)警功能與自鎖功能。花了我1個(gè)星期的時(shí)間，希望對(duì)你有幫助。有什么問(wèn)題可以來(lái)EMAIL問(wèn)我哦。
上傳時(shí)間： 2014-01-03
上傳用戶：123啊
資源簡(jiǎn)介：一個(gè)簡(jiǎn)單的用VHDL寫的計(jì)秒功能的小程序.
上傳時(shí)間： 2014-01-24
上傳用戶：lmeeworm
資源簡(jiǎn)介：自己用VHDL寫的并行乘法累加和元算，很好用，我在開(kāi)發(fā)中經(jīng)常直接調(diào)用
上傳時(shí)間： 2013-12-23
上傳用戶：rishian
資源簡(jiǎn)介：用VHDL寫的一個(gè)小游戲，能夠支持視頻顯示，對(duì)初學(xué)者有些幫助吧
上傳時(shí)間： 2014-11-04
上傳用戶：gxrui1991
