2個4位二進制數相加的加法器件，其結果顯示在七段譯碼器中
資源簡介：2個4位二進制數相加的加法器件，其結果顯示在七段譯碼器中
上傳時間： 2015-11-04
上傳用戶：chenjjer
資源簡介：這是一個用multisim編寫的用8421BCD碼表示的兩個一位十進制數相加的加法器
上傳時間： 2016-09-17
上傳用戶：kelimu
資源簡介：用VHDL語言編寫的兩個四位二進制數相減，其結果會出現進位
上傳時間： 2015-08-25
上傳用戶：daoxiang126
資源簡介：這是我自己寫的兩個8位二進制數的乘法程序，在xilinx Spartan3E 上已經調試成功，拿出來與大家分享！
上傳時間： 2015-11-09
上傳用戶：alan-ee
資源簡介：本程序是利用兩個4位二進制并行加法器通過級聯方式構成一個8位加法器。
上傳時間： 2014-11-29
上傳用戶：270189020
資源簡介：8位加法樹乘法器,實現兩個8位二進制數相乘，采用verilog hdl
上傳時間： 2016-12-19
上傳用戶：lhc9102
資源簡介：加法器是實現兩個二進制數相加運算的 基本單元電路。8 位加法器就是實現兩個8 位 二進制相加,同時加上低位進位的運算電路。
上傳時間： 2016-12-29
上傳用戶：lx9076
資源簡介：一、本程序完成功能要求： 完成兩個壓縮的8位多字節無符號BCD數相加的程序段。要求提供調試通過的源代碼、可執行程序和編程小結readme.txt文件。 兩個操作數可以由鍵盤輸入。輸出要求：在屏幕上顯示出參與運算的兩個加數和結果和。 二、使用說明： 點...
上傳時間： 2013-12-21
上傳用戶：qweqweqwe
資源簡介：移位乘法器的輸入為兩個4位操作數a和b，啟動乘法器由stb控制，clk信號提供系統定時。乘法器的結果為8位信號result,乘法結束后置信號done為1. 乘法算法采用原碼移位乘法，即對兩個操作數進行逐位的移位相加，迭代4次后輸出結果。具體算法： 1. 被乘數...
上傳時間： 2014-01-03
上傳用戶：星仔
資源簡介：內存中連續存放著16個十六位二進制數，在原16個數的第4和第5個數之間插入00FFH，在原16個數的第8和第9個數之間插入FF00H，在原16個數的第12和第13個數之間插入55AAH， 在原16個數的最后加入AA55H。將按上述方法插入4個數后得到的20個數存入內存中。
上傳時間： 2014-02-24
上傳用戶：alan-ee
資源簡介：本程序能從鍵盤讀入二個五位十進制數（1位符號位+4位數值位），并將這二個十進制數分別轉換為二進制數，然后求其和，再將和以十進制形式進行顯示。
上傳時間： 2015-02-27
上傳用戶：星仔
資源簡介：本程序能從鍵盤讀入二個五位十進制數（1位符號位+4位數值位），并將這二個十進制數 分別轉換為二進制數，然后求其和，再將和以十進制形式進行顯示。
上傳時間： 2015-06-22
上傳用戶：ghostparker
資源簡介：本程序能從鍵盤讀入二個五位十進制數（1位符號位+4位數值位），并將這二個十進制數 分別轉換為二進制數，然后求其和，再將和以十進制形式進行顯示。
上傳時間： 2015-09-30
上傳用戶：shinesyh
資源簡介：一種可以完成16位有符號／無符號二進制數乘法的乘法器。該乘法器采用了改進的Booth算法，簡化了部分積的符號擴展，采用Wallace樹和超前進位加法器來進一步提高電路的運算速度。本乘法器可以作為嵌入式CPU內核的乘法單元，整個設計用VHDL語言實現。
上傳時間： 2013-12-23
上傳用戶：skfreeman
資源簡介：本上載源碼解決了16位二進制數的乘法，32為除以16位二進制數的除法
上傳時間： 2015-05-18
上傳用戶：戀天使569
資源簡介：LRC校驗函數說明及程序源碼, 錯誤校驗用于 ASCII 模式。這個錯誤校驗碼是一個 8 位二進制數，可作為 2 個 ASCII 十六進制字節傳送。計算 LRC 碼時，僅設備地址、功能代碼、數據塊字節參加
上傳時間： 2014-10-28
上傳用戶：zyt
資源簡介：2個1000位大整數相乘，模擬計算機的計算方式，先將乘數和被乘數都轉換為0,1編碼的長字符串，然后移位相加，最后轉變回10進制。
上傳時間： 2013-12-18
上傳用戶：wkchong
資源簡介：一個動態可視化的MCS-51全功能模擬器,此模擬器可以讓您在PC機上模擬運行MCS-51程序就如同在硬體上一樣. 這模擬器提供8KB的程序空間,256字節的RAM,16KB的XRAM,2個16位的定時/計數器(T0與T1),一個實時時鐘,一個 5x6 的小鍵盤,一個 128x64 點陣的 LCD,一個音頻...
上傳時間： 2013-12-13
上傳用戶：葉山豪
資源簡介：16位二進制數與8位二進制數的無符號除法
上傳時間： 2013-12-20
上傳用戶：cooran
資源簡介：此為用匯編語言編寫的一個十進制加減計算器的課程設計。能夠實現兩個二位十進制數的加減運算，并具有友好的界面。
上傳時間： 2016-08-01
上傳用戶：古谷仁美
資源簡介：用8個發光管演示出8位二進制數累加過程。
上傳時間： 2016-10-14
上傳用戶：netwolf
資源簡介：兩個32位無符號整數的乘積的匯編程序 注意乘法的錯位相加
上傳時間： 2013-12-15
上傳用戶：bjgaofei
資源簡介：簡單的數字電路設計，全部由分立的IC實現，實物已經做出過。實現兩個四位二進制數相加，和一個四位二進制移位的功能。仿照MCU指令進行設計，有2位二進制操作碼，8位輸入和5位輸出端，內部時鐘控制電路。對于了解8位或者16位的MCU指令時序邏輯有點幫助.
上傳時間： 2014-01-15
上傳用戶：225588
資源簡介：改程序用VHDL編寫 實現由8位二進制數轉化成整數的功能
上傳時間： 2017-05-01
上傳用戶：D&L37
資源簡介：輸入兩個兩位十進制數，就可以得到他們的和，實現兩個十進制書相加
上傳時間： 2014-03-09
上傳用戶：aysyzxzm
資源簡介：八位數碼管共陰極顯示電路以及六位二進制數的輸出
上傳時間： 2017-08-22
上傳用戶：wfl_yy
資源簡介：設計一種可以實現16位有符號_無符號二進制數乘法的乘法器，適合感興趣的學習者學習.
上傳時間： 2022-04-27
上傳用戶：
資源簡介：ADSP-BF53x是主頻高達600 MHz 高性能Blackfin處理器內核包括：2個16位MAC，2個40位ALU，4個8位視頻ALU，以及1個40位移位器
上傳時間： 2013-12-16
上傳用戶：sxdtlqqjl
資源簡介：用VHDL設計一個4位二進制并行半加器，要求將被加數、加數和加法運算和用動態掃描的方式共陰數碼管一同時顯示出
上傳時間： 2014-11-24
上傳用戶：haohaoxuexi
資源簡介：2個1000位大整數相乘，采用鏈表的方式組織乘數和被乘數，相乘得到結果存在鏈表中，最后累加打印出結果
上傳時間： 2016-01-09
上傳用戶：songrui
