曼碼解碼的Verilog代碼.可以多平臺(tái)運(yùn)行,此是第一部分,共四部分.
資源簡(jiǎn)介：曼碼解碼的Verilog代碼.可以多平臺(tái)運(yùn)行,此是第一部分,共四部分.
上傳時(shí)間： 2015-08-19
上傳用戶：GavinNeko
資源簡(jiǎn)介：差分曼徹斯特碼解碼的Verilog代碼差分曼徹斯特碼解碼的Verilog代碼
上傳時(shí)間： 2017-07-02
上傳用戶：it男一枚
資源簡(jiǎn)介：usart的Verilog代碼.rar 包括很多的FPGA ip 源碼，可以直接應(yīng)用 uart_vhdl.zip sl811usb包含源程序.rar mc8051_design.zip mcpu_1[1].05.zip minicpu.zip mmc_lark_original.zip
上傳時(shí)間： 2016-01-28
上傳用戶：R50974
資源簡(jiǎn)介：這是一個(gè)霍夫曼編碼解碼的源程序,可以用它高效實(shí)現(xiàn)霍夫曼解碼編碼,注釋詳細(xì),可讀性好.壓縮包止包括源程序文件,再vc中運(yùn)行.
上傳時(shí)間： 2013-12-25
上傳用戶：hustfanenze
資源簡(jiǎn)介：轉(zhuǎn)載 曼碼調(diào)制的非接觸ID卡通用讀卡程序編制 C語(yǔ)言代碼程序如下： . /*H4001只讀卡讀碼程序*/
上傳時(shí)間： 2015-04-02
上傳用戶：iswlkje
資源簡(jiǎn)介：針對(duì)freescale的coldfire系列mcu的開源bootloader源碼colilo的優(yōu)化代碼，可以實(shí)現(xiàn)串口下載燒寫和交叉調(diào)試器下載燒寫，較多應(yīng)用于uclinux，但略做修改可以用于任何需要做一些runtime setup的系統(tǒng)。
上傳時(shí)間： 2013-12-21
上傳用戶：zhaiye
資源簡(jiǎn)介：一個(gè)關(guān)于哈夫曼編碼解碼的代碼，在VC下運(yùn)行無誤！
上傳時(shí)間： 2014-01-22
上傳用戶：hewenzhi
資源簡(jiǎn)介：射頻識(shí)別系統(tǒng)標(biāo)簽的解碼模塊的Verilog代碼
上傳時(shí)間： 2014-01-21
上傳用戶：invtnewer
資源簡(jiǎn)介：用snmp4j實(shí)現(xiàn)的agent,代碼比較多,但是很值得一看,尤其是對(duì)于要用SNMP監(jiān)控信息的編程者,可以仔細(xì)研究一下里面的代碼.
上傳時(shí)間： 2016-09-02
上傳用戶：thesk123
資源簡(jiǎn)介：實(shí)用的任意時(shí)鐘分頻Verilog代碼 可以任意分頻的！
上傳時(shí)間： 2016-12-27
上傳用戶：watch100
資源簡(jiǎn)介：此代碼用于生成測(cè)試PCI設(shè)備的Verilog代碼（Verilog代碼為一種硬件描述語(yǔ)言）。此代碼可以直接運(yùn)行于LINUX下。
上傳時(shí)間： 2017-01-31
上傳用戶：wqxstar
資源簡(jiǎn)介：霍夫曼樹的簡(jiǎn)單的原代碼,可以進(jìn)行一些簡(jiǎn)單的操作
上傳時(shí)間： 2017-02-12
上傳用戶：13681659100
資源簡(jiǎn)介：這是一個(gè)霍夫曼編碼解碼的源程序,可以用它高效實(shí)現(xiàn)霍夫曼解碼編碼,注釋詳細(xì),可讀性好.壓縮包止包括源程序文件,再vc中運(yùn)行.
上傳時(shí)間： 2013-12-29
上傳用戶：shus521
資源簡(jiǎn)介：usb的Verilog 代碼。對(duì)理解usb的原理有很大幫助，并可以在nc環(huán)境下仿真。
上傳時(shí)間： 2015-06-16
上傳用戶：yuzsu
資源簡(jiǎn)介：基于HOHO游戲引擎的游戲大作,代碼含金量很高。可玩可學(xué)習(xí)研究。當(dāng)今開源的、復(fù)雜一點(diǎn)的、基于游戲引擎開發(fā)的游戲代碼不多。這是一個(gè)非常難得的學(xué)習(xí)研究機(jī)會(huì)，不?BR> [221315556.rar] - 服務(wù)器建立方法 1。把mirstart.exe放到盛大的傳奇目錄下 2。把其他文件放...
上傳時(shí)間： 2014-06-28
上傳用戶：plsee
資源簡(jiǎn)介：intel 8088 架構(gòu)的Verilog代碼，可以綜合下載，在fpga上實(shí)現(xiàn)8088調(diào)試。
上傳時(shí)間： 2014-01-23
上傳用戶：luke5347
資源簡(jiǎn)介：arm7timi架構(gòu)的Verilog代碼，可以仿真，通過學(xué)習(xí)，可以掌握arm7內(nèi)部架構(gòu)。
上傳時(shí)間： 2015-09-08
上傳用戶：362279997
資源簡(jiǎn)介：關(guān)于７２３．１的語(yǔ)音編碼解碼的原代碼，大家可以
上傳時(shí)間： 2015-09-14
上傳用戶：gxrui1991
資源簡(jiǎn)介：這是一個(gè)通用可編程接口的Verilog代碼，可以設(shè)置觸發(fā)條件，設(shè)置為電平方式、邊沿方式。可以屏蔽不用的口。
上傳時(shí)間： 2014-12-07
上傳用戶：luke5347
資源簡(jiǎn)介：arm7內(nèi)核的Verilog代碼，可以綜合，雖有幾條指令沒有實(shí)現(xiàn)，但已實(shí)現(xiàn)的功能對(duì)理解arm體系結(jié)構(gòu)已足夠
上傳時(shí)間： 2016-10-13
上傳用戶：zhangyi99104144
資源簡(jiǎn)介：對(duì)TC9012 (長(zhǎng)虹 K8B )遙控器的解碼- 這種遙控碼具有以下特征,采用脈寬調(diào)制的串行碼 解碼的關(guān)鍵是如何識(shí)別“0”和“1”，從位的定義我們可以發(fā)現(xiàn)“0”、“1”均以0.56ms的低電平開始， 不同的是高電平的寬度不同，“0”為0.56ms,“1”為1.68ms, 所以必須根...
上傳時(shí)間： 2014-12-09
上傳用戶：songnanhua
資源簡(jiǎn)介：這是我個(gè)人寫的DLX處理器流水線的Verilog代碼，在ModelSim中仿真通過，并且在ISE中能綜合！即可以下載到FPGA中運(yùn)行指令，指令可以根據(jù)需要定義，也可和相應(yīng)的編譯器配合使用，這里給學(xué)習(xí)流水線和Verilog的朋友共享。
上傳時(shí)間： 2016-11-27
上傳用戶：hphh
資源簡(jiǎn)介：以太網(wǎng)控制器MAC的Verilog代碼，已經(jīng)過驗(yàn)證，可以用。
上傳時(shí)間： 2017-09-18
上傳用戶：lhc9102
資源簡(jiǎn)介：該文檔為用FPGA實(shí)現(xiàn)SRAM讀寫控制的Verilog代碼講解資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………
上傳時(shí)間： 2021-10-21
上傳用戶：trh505
資源簡(jiǎn)介：FPGA開發(fā)板上寫的Verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來。\r\n
上傳時(shí)間： 2013-08-15
上傳用戶：copu
資源簡(jiǎn)介：pc104接口的Verilog代碼，僅供參考
上傳時(shí)間： 2013-09-03
上傳用戶：chukeey
資源簡(jiǎn)介：FIFO的Verilog代碼
上傳時(shí)間： 2013-11-22
上傳用戶：不懂夜的黑
資源簡(jiǎn)介：FIFO的Verilog代碼
上傳時(shí)間： 2013-12-22
上傳用戶：ccxzzhm
資源簡(jiǎn)介：51的Verilog代碼！適用于Xilinx的FPGA
上傳時(shí)間： 2015-02-04
上傳用戶：lijianyu172
資源簡(jiǎn)介：塊交織的Verilog代碼
上傳時(shí)間： 2014-01-10
上傳用戶：AbuGe
