7段數(shù)碼顯示譯碼器圖形設(shè)計(jì).doc!!!需要的快下哦
資源簡介：7段數(shù)碼顯示譯碼器圖形設(shè)計(jì).doc!!!需要的快下哦
上傳時間： 2014-01-03
上傳用戶：ddddddos
資源簡介：[VHDL經(jīng)典設(shè)計(jì)26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時鐘使能的4位加法計(jì)數(shù)器][9--數(shù)控分頻器][1...
上傳時間： 2014-09-06
上傳用戶：han_zh
資源簡介：7段數(shù)碼顯示譯碼器設(shè)計(jì)7段數(shù)碼是純組合電路，通常的小規(guī)模專用IC，如74或4000系列的器件只能作十進(jìn)制BCD碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是二進(jìn)制的，所以輸出表達(dá)都是十六進(jìn)制的，為了滿足十六進(jìn)制數(shù)的譯碼顯示，最方便的方法就是利用譯碼程序在FPG...
上傳時間： 2014-01-26
上傳用戶：1427796291
資源簡介：7段數(shù)碼顯示譯碼器設(shè)計(jì)，包裹程序設(shè)計(jì)，實(shí)驗(yàn)?zāi)康模瑑?nèi)容，圖像。
上傳時間： 2013-12-18
上傳用戶：cuibaigao
資源簡介：學(xué)習(xí)7段數(shù)碼顯示譯碼器設(shè)計(jì)、多層次設(shè)計(jì)方法、和總線數(shù)據(jù)輸入方式的仿真。
上傳時間： 2014-01-25
上傳用戶：nairui21
資源簡介：1.學(xué)習(xí)7段數(shù)碼顯示譯碼器設(shè)計(jì)。 2.進(jìn)一步熟悉VHDL設(shè)計(jì)技術(shù),掌握CASE語句的使用。 3.掌握文本輸入法的頂層設(shè)計(jì)方法。
上傳時間： 2014-01-25
上傳用戶：duoshen1989
資源簡介：7段數(shù)碼顯示譯碼器
上傳時間： 2015-02-28
上傳用戶：wangyi39
資源簡介：電子工程(報告) >> [數(shù)字電子課程設(shè)計(jì)] 七段數(shù)碼顯示譯碼器設(shè)計(jì)[數(shù)字電子課程設(shè)計(jì)] 七段數(shù)碼顯示譯碼器設(shè)計(jì) 購買...(1)學(xué)習(xí)7數(shù)碼顯示譯碼器設(shè)計(jì) (2)學(xué)習(xí)VHDL的多層次設(shè)計(jì)方法。 二、設(shè)計(jì)任務(wù)及要求: (1)實(shí)驗(yàn)內(nèi)容1:說明程序1的...
上傳時間： 2013-12-24
上傳用戶：sclyutian
資源簡介：七段數(shù)碼顯示譯碼器設(shè)計(jì)，通過按鈕輸入四位二進(jìn)制數(shù)，數(shù)碼管顯示0到F的輸出顯示。
上傳時間： 2014-12-20
上傳用戶：13188549192
資源簡介：7段數(shù)碼管譯碼器,用VHDL在FPGA2000上顯示
上傳時間： 2013-12-11
上傳用戶：kiklkook
資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA7段數(shù)碼顯示譯碼器
上傳時間： 2014-03-08
上傳用戶：bjgaofei
資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA8段數(shù)碼顯示譯碼器
上傳時間： 2013-11-27
上傳用戶：chfanjiang
資源簡介：學(xué)習(xí)7段數(shù)碼顯示譯碼器、十六進(jìn)制計(jì)數(shù)器以及頂層連接模塊的Verilog設(shè)計(jì)； 2、掌握組合邏輯，時序邏輯以及用例化語句實(shí)現(xiàn)頂層模塊的Verilog設(shè)計(jì)方法； 3、熟悉QuartusⅡ的整個設(shè)計(jì)流程，仿真方法，引腳鎖定，下載及測試方法。
上傳時間： 2019-05-30
上傳用戶：Lily_liu
資源簡介：利用不同的按鍵實(shí)現(xiàn)7段數(shù)碼顯示不同的字符，如按SP1顯示1，按SP15顯示F
上傳時間： 2013-11-25
上傳用戶：aeiouetla
資源簡介：89C51的7段數(shù)碼顯示管的源程序·！！！！1
上傳時間： 2016-05-29
上傳用戶：Late_Li
資源簡介：程序用中斷掃描7段數(shù)碼顯示,有外部中斷\10MS中斷\串行通信中斷等
上傳時間： 2013-12-25
上傳用戶：sz_hjbf
資源簡介：1.七段數(shù)碼管譯碼器 2.4人表決器 3.4進(jìn)制加減法計(jì)數(shù)器~具有進(jìn)位和借位功能
上傳時間： 2013-12-20
上傳用戶：ecooo
資源簡介：公園導(dǎo)游圖 數(shù)據(jù)結(jié)構(gòu)課程設(shè)計(jì)作業(yè) 需要的人下 功能：給出一張某公園的導(dǎo)游圖，游客通過終端詢問可知： 從某一景點(diǎn)到另一景點(diǎn)的最短路徑。游客從公園大門進(jìn)入，選一條最佳路線，使游客可以不重復(fù)地游覽各景點(diǎn)，最后回到出口（出口就在入口旁邊）。
上傳時間： 2015-11-18
上傳用戶：shus521
資源簡介：TI公司上的心電儀器采樣設(shè)計(jì)程序,需要的人下哈.
上傳時間： 2014-01-04
上傳用戶：caiiicc
資源簡介：08屆畢業(yè)生畢業(yè)論文和畢業(yè)設(shè)計(jì)材料,要的就下哦!
上傳時間： 2016-05-13
上傳用戶：yd19890720
資源簡介：詞法分析,通過C++進(jìn)行編程,匯編原理課程設(shè)計(jì),有需要的快快下
上傳時間： 2016-08-07
上傳用戶：lps11188
資源簡介：7段數(shù)碼是純組合電路，通常的小規(guī)模專用IC，如74或4000系列的器件只能作十進(jìn)制BCD碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是2進(jìn)制的，所以輸出表達(dá)都是16進(jìn)制的，為了滿足16進(jìn)制數(shù)的譯碼顯示，最方便的方法就是利用VHDL譯碼程序在FPGA或CPLD中實(shí)現(xiàn)。本項(xiàng)實(shí)...
上傳時間： 2014-01-08
上傳用戶：wff
資源簡介：30個典型的C語言應(yīng)用實(shí)例:單片機(jī)實(shí)現(xiàn)7段數(shù)碼管顯示,基于MAX7219的8位數(shù)碼管顯示,MAX7219的工作時序和寄存器描述,單片機(jī)實(shí)現(xiàn)液晶顯示,單片機(jī)實(shí)現(xiàn)電子密碼鎖, 單片機(jī)實(shí)現(xiàn)簡單音樂發(fā)生器,單片機(jī)實(shí)現(xiàn)語音錄放,基于MAX197的并行A/D轉(zhuǎn)換,基于TLC549的串行A/D轉(zhuǎn)換,基...
上傳時間： 2014-01-21
上傳用戶：shawvi
資源簡介：FPGA基本實(shí)驗(yàn)，F(xiàn)PGA七段數(shù)碼管顯示譯碼器,實(shí)驗(yàn)代碼及實(shí)驗(yàn)過程，結(jié)果
上傳時間： 2018-05-12
上傳用戶：Sparer
資源簡介：用VHTL描述7段數(shù)碼管器，輸入為一個四位二進(jìn)制，在數(shù)碼管上顯示數(shù)字的同時也顯示這四位二進(jìn)制。使用了port map語句
上傳時間： 2016-06-17
上傳用戶：ruixue198909
資源簡介：七段顯示譯碼器（功能：將思維二進(jìn)制數(shù)譯成七段輸出信號，驅(qū)動數(shù)碼管顯示）
上傳時間： 2016-07-29
上傳用戶：小鵬
資源簡介：1. 數(shù)碼管顯示原理 數(shù)碼的顯示方式一般有三種： 第一種是字型重疊式； 第二種是分段式； 第三種是點(diǎn)陣式。 目前以分段式應(yīng)用最為普遍，主要器件是七段發(fā)光二極管（LED）顯示器。它可分為兩種， 一是共陽極顯示器（發(fā)光二極管的陽極都接在一個公共點(diǎn)上） ...
上傳時間： 2013-05-23
上傳用戶：66666
資源簡介：撥碼開關(guān)實(shí)驗(yàn) 撥碼開關(guān)8 位0 1 狀態(tài)在8 位7 段數(shù)碼管相應(yīng)位上顯示0 或1。
上傳時間： 2013-12-14
上傳用戶：athjac
資源簡介：7 段數(shù)碼管實(shí)驗(yàn)（包括兩個實(shí)驗(yàn)） ７段數(shù)碼管測試實(shí)驗(yàn)１：以動態(tài)掃描方式在８位數(shù)碼管“同時”顯示０—7，
上傳時間： 2013-12-08
上傳用戶：zycidjl
資源簡介：c8051f31x系列芯片控制7段數(shù)碼管顯示的驅(qū)動程序
上傳時間： 2013-12-22
上傳用戶：it男一枚
