亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 用VHDL實(shí)現(xiàn)卷積碼編碼

用VHDL實(shí)現(xiàn)卷積碼編碼

  • 資源大小:2 K
  • 上傳時(shí)間: 2015-05-06
  • 上傳用戶:p200630864515
  • 資源積分:2 下載積分
  • 標(biāo)      簽: VHDL 卷積碼 編碼

資 源 簡(jiǎn) 介

用VHDL實(shí)現(xiàn)卷積碼編碼,該碼為(2.1.3)型卷積碼。

相 關(guān) 資 源

主站蜘蛛池模板: 日照市| 仪陇县| 新安县| 百色市| 朝阳县| 上杭县| 阿克陶县| 遂昌县| 揭阳市| 招远市| 淮安市| 彰武县| 贡觉县| 江永县| 白朗县| 任丘市| 海口市| 微博| 同江市| 涿鹿县| 娄底市| 邹城市| 叙永县| 郎溪县| 板桥市| 沂南县| 夏河县| 烟台市| 北辰区| 昭通市| 恭城| 黔西| 南郑县| 鄢陵县| 嵊州市| 四平市| 饶阳县| 安乡县| 唐海县| 申扎县| 邵东县|