VHDL編寫(xiě)的八位9值信號(hào)的中值輸出方法,特點(diǎn)是不采用流水或狀態(tài)機(jī)設(shè)計(jì),因此速度較快
資源簡(jiǎn)介:VHDL編寫(xiě)的八位9值信號(hào)的中值輸出方法,特點(diǎn)是不采用流水或狀態(tài)機(jī)設(shè)計(jì),因此速度較快
上傳時(shí)間: 2014-01-23
上傳用戶:hzy5825468
資源簡(jiǎn)介:介紹了利用VHDL實(shí)現(xiàn)八位除法,采用層次化設(shè)計(jì),該除法器采用了VHDL的混合輸入方式,將除法器分成若干個(gè)子模塊后,對(duì)各個(gè)子模塊分別設(shè)計(jì),各自生成功能模塊完成整體設(shè)計(jì),實(shí)現(xiàn)了任意八位無(wú)符號(hào)數(shù)的除法。
上傳時(shí)間: 2016-12-21
上傳用戶:lijianyu172
資源簡(jiǎn)介:最簡(jiǎn)單的八位單片機(jī)8051的源代碼,支持MCS51的匯編語(yǔ)言,可綜合,VHDL語(yǔ)言描述,有測(cè)試環(huán)境
上傳時(shí)間: 2014-01-24
上傳用戶:leixinzhuo
資源簡(jiǎn)介:TLC0834是TI公司生產(chǎn)的八位逐次逼近模數(shù)轉(zhuǎn)換器,具有輸入可配置的多通道多路器和串行輸入方式。文中以AT89C51 CPU為核心,采用LTC0834八位串行A/D轉(zhuǎn)換器設(shè)計(jì)了一個(gè)可將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的電路。
上傳時(shí)間: 2013-12-19
上傳用戶:ardager
資源簡(jiǎn)介:這是用VHDL語(yǔ)言寫(xiě)的32位分頻器的程序,可直接運(yùn)行,看結(jié)果,歡迎使用。多指正,交流。
上傳時(shí)間: 2015-05-11
上傳用戶:chenlong
資源簡(jiǎn)介:在ADI的TS系列DSP上編寫(xiě)的32位定點(diǎn)FIR濾波器的程序
上傳時(shí)間: 2014-01-17
上傳用戶:refent
資源簡(jiǎn)介:基于maxplus2的八位加法器,已經(jīng)通過(guò)仿真
上傳時(shí)間: 2014-01-19
上傳用戶:cc1
資源簡(jiǎn)介:PIC八位高檔系列單片機(jī)的C語(yǔ)言編程教材
上傳時(shí)間: 2013-12-01
上傳用戶:1966640071
資源簡(jiǎn)介:在ADI的TS系列DSP上編寫(xiě)的32位定點(diǎn)FIR濾波器的程序
上傳時(shí)間: 2014-01-14
上傳用戶:1159797854
資源簡(jiǎn)介:本文提出了一種利用二進(jìn)制小波變換和短時(shí)自相關(guān)函數(shù)相結(jié)合的算法來(lái)檢測(cè)語(yǔ)音信號(hào)的基音周期。它克服了單純的短時(shí)自相關(guān)函數(shù)法對(duì)含噪語(yǔ)音檢測(cè)時(shí)閾值難以確定的缺陷。
上傳時(shí)間: 2013-12-28
上傳用戶:nanxia
資源簡(jiǎn)介:用MATLAB編寫(xiě)的一個(gè)多頻正弦信號(hào)的AR模型功率譜估計(jì)程序 用的是LEVISION算法 階數(shù)判定使用的是最優(yōu)算法 并與庫(kù)函數(shù)進(jìn)行對(duì)比
上傳時(shí)間: 2015-10-19
上傳用戶:釣鰲牧馬
資源簡(jiǎn)介:2級(jí)流水線實(shí)現(xiàn)的8位全加器的VHDL代碼,適用于altera系列的FPGA/CPLD
上傳時(shí)間: 2014-06-15
上傳用戶:zhanditian
資源簡(jiǎn)介:用于支持八位數(shù)碼管發(fā)光的,可一使用 大家都來(lái) 做 貢獻(xiàn)
上傳時(shí)間: 2016-03-04
上傳用戶:225588
資源簡(jiǎn)介:基于VHDL的8位十進(jìn)制頻率計(jì)的詳細(xì)設(shè)計(jì)。
上傳時(shí)間: 2016-03-19
上傳用戶:jjj0202
資源簡(jiǎn)介:由信道信號(hào)的復(fù)數(shù)值解調(diào)對(duì)應(yīng)的二進(jìn)制序列由信道信號(hào)的復(fù)數(shù)值找出對(duì)應(yīng)的二進(jìn)制序列。方法如下:由信道值, %%求出該值與星座圖中所有點(diǎn)的距離,找出距離最小的點(diǎn),該點(diǎn)對(duì)應(yīng)的 %%二進(jìn)制序列及為該信道對(duì)應(yīng)的解調(diào)結(jié)果。
上傳時(shí)間: 2016-06-04
上傳用戶:13215175592
資源簡(jiǎn)介:將AD轉(zhuǎn)換得到的八位數(shù)據(jù)存入RAM,存1000個(gè)點(diǎn),然后通過(guò)串行DA讀出,DA芯片為TLV5638,AD芯片為tlc0820ac,RAM為FM25L16
上傳時(shí)間: 2013-12-30
上傳用戶:lvzhr
資源簡(jiǎn)介:這是一個(gè)利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真圖的 請(qǐng)叫站長(zhǎng)聯(lián)系我
上傳時(shí)間: 2014-05-31
上傳用戶:lht618
資源簡(jiǎn)介:簡(jiǎn)單的八位數(shù)碼管顯示,用了8片74LS164,將串型數(shù)據(jù)變?yōu)椴⑿?/p>
上傳時(shí)間: 2016-08-22
上傳用戶:ippler8
資源簡(jiǎn)介:通過(guò)VHDL語(yǔ)言實(shí)現(xiàn)四位無(wú)符號(hào)數(shù)的加法,四位撥位置數(shù),用數(shù)碼管輸出結(jié)果
上傳時(shí)間: 2013-12-21
上傳用戶:wfeel
資源簡(jiǎn)介:串口鍛碼液晶驅(qū)動(dòng)程序,連續(xù)送入的是3個(gè)八位數(shù)據(jù),包括,后面的功能知識(shí)
上傳時(shí)間: 2016-11-06
上傳用戶:450976175
資源簡(jiǎn)介:基于eda中VHDL語(yǔ)言的一位全加器的設(shè)計(jì),詳細(xì)的設(shè)計(jì)過(guò)程和實(shí)驗(yàn)現(xiàn)象,相互學(xué)習(xí)
上傳時(shí)間: 2014-01-15
上傳用戶:baiom
資源簡(jiǎn)介:詳細(xì)的八位十六進(jìn)制頻率計(jì)課程報(bào)告,是我的eda課程設(shè)計(jì)報(bào)告書(shū)
上傳時(shí)間: 2017-01-25
上傳用戶:源碼3
資源簡(jiǎn)介:一種單片機(jī)定時(shí)器控制的八位數(shù)碼管定時(shí)程序
上傳時(shí)間: 2014-01-11
上傳用戶:sy_jiadeyi
資源簡(jiǎn)介:使用函數(shù)實(shí)現(xiàn)簡(jiǎn)單的八位處理器 軟件開(kāi)發(fā)環(huán)境:ISE 7.1i 仿真環(huán)境:ISE Simulator 1. 這個(gè)實(shí)例實(shí)現(xiàn)通過(guò)ISE Simulator工具實(shí)現(xiàn)一個(gè)可以進(jìn)行兩個(gè)八位操作數(shù)四種操作的簡(jiǎn)單處理器; 2. 工程在project文件夾中,雙擊mpc.ise文件打開(kāi)工程; 3. 源文件在rt...
上傳時(shí)間: 2014-01-06
上傳用戶:mhp0114
資源簡(jiǎn)介:基于FPGA的八位RISC CPU的設(shè)計(jì)....
上傳時(shí)間: 2017-06-24
上傳用戶:JIUSHICHEN
資源簡(jiǎn)介:比特序列傳送模塊 把輸入的八位比特?cái)?shù)據(jù) 做循環(huán)后每個(gè)比特輸出 詳細(xì)請(qǐng)看英文描述
上傳時(shí)間: 2013-12-12
上傳用戶:gxf2016
資源簡(jiǎn)介:基于單片機(jī)的八位搶答器;運(yùn)用STC89C51單片機(jī)實(shí)現(xiàn)八位搶答
上傳時(shí)間: 2014-01-22
上傳用戶:LouieWu
資源簡(jiǎn)介:將AD采樣的八位比特轉(zhuǎn)化為十進(jìn)制數(shù)值大小,并用數(shù)碼管動(dòng)態(tài)顯示
上傳時(shí)間: 2017-09-11
上傳用戶:zl5712176
資源簡(jiǎn)介:protues仿真基于51單片機(jī)的八位搶答器原理圖源碼
上傳時(shí)間: 2022-07-18
上傳用戶:zhaiyawei
資源簡(jiǎn)介:基于BS818A的八位電容觸摸按鍵方案
上傳時(shí)間: 2022-07-23
上傳用戶:zhaiyawei