相 關 資 源

• 表決器,實現7人表決. 使用max+plus3編寫. 使用簡單方便.免費下載

  資源簡介：表決器,實現7人表決. 使用max+plus3編寫. 使用簡單方便.

  標簽： plus max 表決器 編寫

  上傳時間： 2017-02-03

  上傳用戶：lingzhichao

• 實現7人表決功能免費下載

  資源簡介：實現7人表決功能，為eda的學習有幫助，歡迎下載驗證

  標簽：

  上傳時間： 2014-01-02

  上傳用戶：lanjisu111

• 交通燈程序,實現十字路口的交通燈控制. 使用max+plus2編寫的.免費下載

  資源簡介：交通燈程序,實現十字路口的交通燈控制. 使用max+plus2編寫的.

  標簽： plus max 交通燈 程序

  上傳時間： 2014-01-23

  上傳用戶：lixinxiang

• 一個使用Windows SDK編寫的簡單畫板程序。實現點、線、矩形、橢圓、文字。免費下載

  資源簡介：一個使用Windows SDK編寫的簡單畫板程序。實現點、線、矩形、橢圓、文字。

  標簽： Windows SDK 編寫 程序

  上傳時間： 2013-12-11

  上傳用戶：zsjinju

• 用VHDL設計的7人的搶答器,優點是代碼簡單,特別適合初學著作為練習和增強代碼編寫能力的練習,好處免費下載

  資源簡介：用VHDL設計的7人的搶答器,優點是代碼簡單,特別適合初學著作為練習和增強代碼編寫能力的練習,好處

  標簽： VHDL 代碼 搶答器 編寫

  上傳時間： 2016-01-26

  上傳用戶：ggwz258

• 使用VHDL語言編寫的簡單8位流水線CPU 它有六級流水功能免費下載

  資源簡介：使用VHDL語言編寫的簡單8位流水線CPU 它有六級流水功能，通過仿真 可以下載到實驗箱，也有波形仿真

  標簽： VHDL CPU 8位 語言

  上傳時間： 2013-12-18

  上傳用戶：linlin

• 基本模型機的設計與實現主要內容： 設計一個較為完整的計算機、并編寫一些簡單的指令 基本要求： 設計器材： Dais-CMH+/CMH 計算器組成原理教學實驗系統一臺免費下載

  資源簡介：基本模型機的設計與實現主要內容： 設計一個較為完整的計算機、并編寫一些簡單的指令 基本要求： 設計器材： Dais-CMH+/CMH 計算器組成原理教學實驗系統一臺，實驗用扁平線、導線若干。 設計目的： ⒈ 在掌握部件單元電路實驗的基礎上，進一步將其組成系...

  標簽： Dais-CMH CMH 模型 指令

  上傳時間： 2014-02-18

  上傳用戶：zwei41

• 雙向RAM控制程序,使用VRILOG HDL 編寫免費下載

  資源簡介：雙向RAM控制程序,使用VRILOG HDL 編寫，簡單實用

  標簽： VRILOG RAM HDL 控制

  上傳時間： 2014-01-09

  上傳用戶：lmeeworm

• 要求用VHDL語言設計7人表決器和系列檢測器免費下載

  資源簡介：要求用VHDL語言設計7人表決器和系列檢測器，檢測“1111111101111110”

  標簽： VHDL 語言 表決器 檢測器

  上傳時間： 2013-12-26

  上傳用戶：asddsd

• 包含VHDL語言設計7人表決器電路和系檢測器列免費下載

  資源簡介：包含VHDL語言設計7人表決器電路和系檢測器列

  標簽： VHDL 語言 表決器 電路

  上傳時間： 2014-01-05

  上傳用戶：lhc9102

• VHDL語言實現三人表決器控制電路免費下載

  資源簡介：VHDL語言實現三人表決器控制電路，有優先級自主設定等功能

  標簽： VHDL 語言 三人表決器 控制電路

  上傳時間： 2013-12-03

  上傳用戶：a3318966

• 本設計師一個7人表決器免費下載

  資源簡介：本設計師一個7人表決器，用7個開關作為7個輸入變量，輸入變量是 1 時表示贊同，輸入變量為 0 時表示不贊同。

  標簽： 表決器

  上傳時間： 2013-12-18

  上傳用戶：1427796291

• 7人投票表決器的VHDL設計免費下載

  資源簡介：7人投票表決器的VHDL設計

  標簽： VHDL 表決器

  上傳時間： 2021-09-13

  上傳用戶：19850591085

• 基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示 　　9.3.1 脈沖計數器的工作原理 　　9.3.2 計數模塊的設計與實現 　　9.3.3 parameter的使用免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示 　　9.3.1 脈沖計數器的工作原理 　　9.3.2 計數模塊的設計與實現 　　9.3.3 parameter的使用方法 　　9.3.4 repeat循環語句的使用方法 　　9.3.5 系統函數$random的使用方法 　　9.3.6 脈...

  標簽： Verilog-HDL parameter 9.3 硬件電路

  上傳時間： 2013-12-14

  上傳用戶：jeffery

• CPLD數字電路設計--使用max+plusⅡ入門篇免費下載

  資源簡介：CPLD數字電路設計--使用max+plusⅡ入門篇

  標簽： CPLD plus max 數字

  上傳時間： 2013-04-15

  上傳用戶：eeworm

• CPLD數字電路設計--使用max+plusⅡ入門篇-555頁-21.1M.rar免費下載

  資源簡介：專輯類----可編程邏輯器件相關專輯 CPLD數字電路設計--使用max+plusⅡ入門篇-555頁-21.1M.rar

  標簽： CPLD 21.1 plus 555

  上傳時間： 2013-06-19

  上傳用戶：kennyplds

• CPLD數字電路設計-使用max+plusⅡ入門篇-555頁-21.1M.pdf免費下載

  資源簡介：專輯類-可編程邏輯器件相關專輯-96冊-1.77G CPLD數字電路設計-使用max+plusⅡ入門篇-555頁-21.1M.pdf

  標簽： CPLD 21.1 plus 555

  上傳時間： 2013-07-01

  上傳用戶：zhouli

• CPLD數字電路設計——使用max+plusⅡ入門篇.rar免費下載

  資源簡介：CPLD數字電路設計——使用max+plusⅡ入門篇.rar 不能錯過的書籍

  標簽： CPLD plus max

  上傳時間： 2013-08-22

  上傳用戶：zhtzht

• 利用DriverWorks實現PCI9054IO讀寫操作。包括如何使用DW開發向導生成程序框架免費下載

  資源簡介：利用DriverWorks實現PCI9054IO讀寫操作。包括如何使用DW開發向導生成程序框架，以及應用程序（DOS和VC）和驅動程序的完整源代碼。不過為了節約空間，刪除了不必要的中間文件。請重新編譯一下即可。有關說明請見文件夾中的說明文檔。

  標簽： DriverWorks 9054 PCI IO

  上傳時間： 2015-03-05

  上傳用戶：ljmwh2000

• 馬的遍歷算法 實現馬的遍歷問題 使用C語言編寫 如果不好請大家原諒免費下載

  資源簡介：馬的遍歷算法 實現馬的遍歷問題 使用C語言編寫 如果不好請大家原諒

  標簽： 算法 C語言 家 編寫

  上傳時間： 2015-03-27

  上傳用戶：520

• 使用c語言編寫的實現C8051FTCP/IP協議的源程序免費下載

  資源簡介：使用c語言編寫的實現C8051FTCP/IP協議的源程序

  標簽： 8051 FTCP IP c語言

  上傳時間： 2013-12-22

  上傳用戶：daoxiang126

• 本代碼為查表法CRC16和CRC32校驗的表生成和校驗程序。使用此代碼可以任意多項式生成CRC16和CRC32的程序。另有文件實現CRC16和CRC32的校驗。 使用生成的表格免費下載

  資源簡介：本代碼為查表法CRC16和CRC32校驗的表生成和校驗程序。使用此代碼可以任意多項式生成CRC16和CRC32的程序。另有文件實現CRC16和CRC32的校驗。 使用生成的表格，即可以在嵌入式中實現RAM和ROM區的校驗。源程序在MSP430上實現，現整理成通用C版本。

  標簽： CRC 16 32 代碼

  上傳時間： 2015-04-08

  上傳用戶：VRMMO

• SST IAP 程序下載軟件 可用于實現SST 89C5X系列的IAP(DOS下使用)免費下載

  資源簡介：SST IAP 程序下載軟件 可用于實現SST 89C5X系列的IAP(DOS下使用)

  標簽： SST IAP 89C5X DOS

  上傳時間： 2014-06-17

  上傳用戶：TRIFCT

• 鍵盤鼠標的原代碼,用FPGA實現,使用Verilog HDL編寫,已經使用FPGA驗正過了,完全可以用免費下載

  資源簡介：鍵盤鼠標的原代碼,用FPGA實現,使用Verilog HDL編寫,已經使用FPGA驗正過了,完全可以用

  標簽： FPGA Verilog HDL 鍵盤

  上傳時間： 2013-12-12

  上傳用戶：athjac

• 利用掃描加記數程序實現百進制,適合VHDL的初學者使用.免費下載

  資源簡介：利用掃描加記數程序實現百進制,適合VHDL的初學者使用.

  標簽： VHDL 記數 程序 初學者

  上傳時間： 2015-07-16

  上傳用戶：dongbaobao

• 30個典型的C語言應用實例:單片機實現7段數碼管顯示,基于max7219的8位數碼管顯示,max7219的工作時序和寄存器描述,單片機實現液晶顯示,單片機實現電子密碼鎖, 單片機實現簡單音樂發生器,單免費下載

  資源簡介：30個典型的C語言應用實例:單片機實現7段數碼管顯示,基于max7219的8位數碼管顯示,max7219的工作時序和寄存器描述,單片機實現液晶顯示,單片機實現電子密碼鎖, 單片機實現簡單音樂發生器,單片機實現語音錄放,基于max197的并行A/D轉換,基于TLC549的串行A/D轉換,基...

  標簽： 7219 max 單片機 數碼管顯示

  上傳時間： 2014-01-21

  上傳用戶：shawvi

• 這個類允許你在所有的Windows平臺下使用低級端口I/O接口存取并口數據。例子程序使用一個定制的MFC/C++類實現了PC到PC之間通過“PLT1”進行簡單的C/S文件傳輸。免費下載

  資源簡介：這個類允許你在所有的Windows平臺下使用低級端口I/O接口存取并口數據。例子程序使用一個定制的MFC/C++類實現了PC到PC之間通過“PLT1”進行簡單的C/S文件傳輸。

  標簽： Windows PLT1 MFC 端口

  上傳時間： 2015-08-30

  上傳用戶：libenshu01

• 這是Small RTOS 51 DP－51下載仿真實驗儀上實現一個鬧鐘的源代碼。它可以使用k1~k4調整時間免費下載

  資源簡介：這是Small RTOS 51 DP－51下載仿真實驗儀上實現一個鬧鐘的源代碼。它可以使用k1~k4調整時間，使用串口設置一個報警時間。由于僅僅是一個例子而非產品，有一些細節沒有完善。如調整完時間后第一次顯示的時間是錯誤的（由于共享TimeData引起）；沒有使用串行eep...

  標簽： Small RTOS 51

  上傳時間： 2015-09-03

  上傳用戶：jyycc

• 多功能電子時鐘的VHDL源代碼。使用max+plus II進行編譯。該文檔有詳細的說明和程序注釋。免費下載

  資源簡介：多功能電子時鐘的VHDL源代碼。使用max+plus II進行編譯。該文檔有詳細的說明和程序注釋。

  標簽： VHDL plus max 多功能

  上傳時間： 2015-09-04

  上傳用戶：2467478207

• SSL及使用OpenSSL實現證書的簽發和管理 SSL及使用OpenSSL實現證書的簽發和管理免費下載

  資源簡介：SSL及使用OpenSSL實現證書的簽發和管理 SSL及使用OpenSSL實現證書的簽發和管理

  標簽： OpenSSL SSL

  上傳時間： 2015-09-11

  上傳用戶：huannan88