相 關(guān) 資 源

• 立體聲處理電路的實現(xiàn)免費下載

  資源簡介：立體聲處理電路的實現(xiàn)，講解了立體聲電路具體實現(xiàn)方法。

  標(biāo)簽： 立體聲 處理電路

  上傳時間： 2015-07-13

  上傳用戶：253189838

• 基于Verilog-HDL的硬件電路的實現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設(shè)計的思路與流程 　　9.免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設(shè)計的思路與流程 　　9.2.3 LCD顯示單元的硬件實現(xiàn) 　　9.2.4 可編程單脈沖數(shù)據(jù)的BCD碼化 　　9.2.5 task的使用...

  標(biāo)簽： Verilog-HDL LCD 9.2 顯示單元

  上傳時間： 2014-06-23

  上傳用戶：xc216

• 期刊論文：CCD圖像傳感器及其視頻信號處理電路的應(yīng)用免費下載

  資源簡介：·期刊論文：CCD圖像傳感器及其視頻信號處理電路的應(yīng)用

  標(biāo)簽： CCD 論文 圖像傳感器 視頻信號

  上傳時間： 2013-08-05

  上傳用戶：wc412467303

• DSP-FPGA實時信號處理系統(tǒng)的實現(xiàn)說明免費下載

  資源簡介：ＤＳＰ——ＦＰＧＡ實時信號處理系統(tǒng)的實現(xiàn)說明

  標(biāo)簽： DSP-FPGA 實時信號 處理系統(tǒng)

  上傳時間： 2013-08-15

  上傳用戶：

• Rogowski線圈的設(shè)計原理及其預(yù)處理電路的分析免費下載

  資源簡介：測量傳感頭Rogowski線圈是光電電流互感器的關(guān)鍵部分。通過分析Rogowski線圈的測量原理及Rogowski線圈的等效電路,導(dǎo)出了測量關(guān)系。對Rogowski線圈的采樣信號進行預(yù)處理,分析了處理電路的頻率特性。Rogowski線圈及其處理電路的實驗數(shù)據(jù)表明,被測電流與輸出電壓...

  標(biāo)簽： Rogowski 線圈 電路 分

  上傳時間： 2013-10-11

  上傳用戶：Aeray

• 線性光耦HCNR201的交流信號隔離電路的實現(xiàn)免費下載

  資源簡介：線性光耦HCNR201的交流信號隔離電路的實現(xiàn)

  標(biāo)簽： HCNR 201 線性光耦 交流信號

  上傳時間： 2013-10-20

  上傳用戶：lvzhr

• VC與Matlab接口在圖像處理中的實現(xiàn)免費下載

  資源簡介：VC與Matlab接口在圖像處理中的實現(xiàn)

  標(biāo)簽： Matlab 接口 圖像處理 中的實現(xiàn)

  上傳時間： 2014-01-08

  上傳用戶：tuilp1a

• 自適應(yīng)信號處理算法的實現(xiàn)免費下載

  資源簡介：自適應(yīng)信號處理算法的實現(xiàn)，非常有價值

  標(biāo)簽： 信號處理 算法

  上傳時間： 2013-12-01

  上傳用戶：zhuimenghuadie

• 講述了音頻處理電路的技術(shù)免費下載

  資源簡介：講述了音頻處理電路的技術(shù)，列舉了若干技術(shù)問題的解決方法

  標(biāo)簽： 音頻處理電路

  上傳時間： 2014-11-28

  上傳用戶：lizhizheng88

• 講解了如何利用一個芯片代替復(fù)雜的音頻處理電路的問題免費下載

  資源簡介：講解了如何利用一個芯片代替復(fù)雜的音頻處理電路的問題

  標(biāo)簽： 如何利用 芯片 音頻處理電路

  上傳時間： 2015-07-13

  上傳用戶：bjgaofei

• 基于Verilog-HDL的硬件電路的實現(xiàn) 9.1 簡單的可編程單脈沖發(fā)生器 　　9.1.1 由系統(tǒng)功能描述時序關(guān)系 　　9.1.2 流程圖的設(shè)計 　　9.1.3 系統(tǒng)功能描述 　　免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.1 簡單的可編程單脈沖發(fā)生器 　　9.1.1 由系統(tǒng)功能描述時序關(guān)系 　　9.1.2 流程圖的設(shè)計 　　9.1.3 系統(tǒng)功能描述 　　9.1.4 邏輯框圖 　　9.1.5 延時模塊的詳細(xì)描述及仿真 　　9.1.6 功能模塊Verilog-HDL描述...

  標(biāo)簽： Verilog-HDL 9.1 功能描述

  上傳時間： 2015-09-16

  上傳用戶：chfanjiang

• 基于Verilog-HDL的硬件電路的實現(xiàn) 9.3 脈沖計數(shù)與顯示 　　9.3.1 脈沖計數(shù)器的工作原理 　　9.3.2 計數(shù)模塊的設(shè)計與實現(xiàn) 　　9.3.3 parameter的使用免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.3 脈沖計數(shù)與顯示 　　9.3.1 脈沖計數(shù)器的工作原理 　　9.3.2 計數(shù)模塊的設(shè)計與實現(xiàn) 　　9.3.3 parameter的使用方法 　　9.3.4 repeat循環(huán)語句的使用方法 　　9.3.5 系統(tǒng)函數(shù)$random的使用方法 　　9.3.6 脈...

  標(biāo)簽： Verilog-HDL parameter 9.3 硬件電路

  上傳時間： 2013-12-14

  上傳用戶：jeffery

• 基于Verilog-HDL的硬件電路的實現(xiàn) 9.4 脈沖頻率的測量與顯示 　　9.4.1 脈沖頻率的測量原理 　　9.4.2 頻率計的工作原理 　　9.4.3 頻率測量模塊的設(shè)計與實現(xiàn)免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.4 脈沖頻率的測量與顯示 　　9.4.1 脈沖頻率的測量原理 　　9.4.2 頻率計的工作原理 　　9.4.3 頻率測量模塊的設(shè)計與實現(xiàn) 　　9.4.4 while循環(huán)語句的使用方法 　　9.4.5 門控信號發(fā)生模塊的設(shè)計與實現(xiàn) 　　9...

  標(biāo)簽： Verilog-HDL 9.4 脈沖 頻率

  上傳時間： 2013-12-01

  上傳用戶：frank1234

• 基于Verilog-HDL的硬件電路的實現(xiàn) 9.5 脈沖周期的測量與顯示 　　9.5.1 脈沖周期的測量原理 　　9.5.2 周期計的工作原理 　　9.5.3 周期測量模塊的設(shè)計與實現(xiàn)免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.5 脈沖周期的測量與顯示 　　9.5.1 脈沖周期的測量原理 　　9.5.2 周期計的工作原理 　　9.5.3 周期測量模塊的設(shè)計與實現(xiàn) 　　9.5.4 forever循環(huán)語句的使用方法 　　9.5.5 disable禁止語句的使用方法 　　9....

  標(biāo)簽： Verilog-HDL 周期 9.5 脈沖

  上傳時間： 2015-09-16

  上傳用戶：皇族傳媒

• 基于Verilog-HDL的硬件電路的實現(xiàn) 9.6 脈沖高電平和低電平持續(xù)時間的測量與顯示 　　9.6.1 脈沖高電平和低電平持續(xù)時間測量的工作原理 　　9.6.2 高低電平持續(xù)時間測量模免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.6 脈沖高電平和低電平持續(xù)時間的測量與顯示 　　9.6.1 脈沖高電平和低電平持續(xù)時間測量的工作原理 　　9.6.2 高低電平持續(xù)時間測量模塊的設(shè)計與實現(xiàn) 　　9.6.3 改進型高低電平持續(xù)時間測量模塊的設(shè)計與實現(xiàn) 　　...

  標(biāo)簽： Verilog-HDL 低電平 9.6 時間測量

  上傳時間： 2013-11-30

  上傳用戶：chenlong

• 基于Verilog-HDL的硬件電路的實現(xiàn) 9.7 步進電機的控制 　　9.7.1 步進電機驅(qū)動的邏輯符號 　　9.7.2 步進電機驅(qū)動的時序圖 　　9.7.3 步進電機驅(qū)動的邏輯框圖免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.7 步進電機的控制 　　9.7.1 步進電機驅(qū)動的邏輯符號 　　9.7.2 步進電機驅(qū)動的時序圖 　　9.7.3 步進電機驅(qū)動的邏輯框圖 　　9.7.4 計數(shù)模塊的設(shè)計與實現(xiàn) 　　9.7.5 譯碼模塊的設(shè)計與實現(xiàn) 　　9.7.6 步進電...

  標(biāo)簽： Verilog-HDL 步進電機驅(qū)動 9.7 硬件電路

  上傳時間： 2014-01-23

  上傳用戶：拔絲土豆

• 基于Verilog-HDL的硬件電路的實現(xiàn) 9.8 基于256點陣的漢字顯示 　　9.8.1 單個靜止?jié)h字顯示的設(shè)計原理及其仿真實現(xiàn) 　　9.8.2 單個靜止?jié)h字顯示的硬件實現(xiàn) 　　9免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.8 基于256點陣的漢字顯示 　　9.8.1 單個靜止?jié)h字顯示的設(shè)計原理及其仿真實現(xiàn) 　　9.8.2 單個靜止?jié)h字顯示的硬件實現(xiàn) 　　9.8.3 多個靜止?jié)h字顯示的設(shè)計原理及其硬件實現(xiàn) 　　9.8.4 單個運動漢字顯示的設(shè)計原理...

  標(biāo)簽： Verilog-HDL 漢字顯示 9.8 256

  上傳時間： 2013-12-31

  上傳用戶：l254587896

• 基于Verilog-HDL的硬件電路的實現(xiàn) 9.4 脈沖頻率的測量與顯示免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.4 脈沖頻率的測量與顯示

  標(biāo)簽： Verilog-HDL 9.4 硬件電路 測量

  上傳時間： 2013-12-27

  上傳用戶：wangchong

• ADC0809采樣控制電路的實現(xiàn)ADC0809是CMOS的8位A/D轉(zhuǎn)換器免費下載

  資源簡介：ADC0809采樣控制電路的實現(xiàn)ADC0809是CMOS的8位A/D轉(zhuǎn)換器，片內(nèi)有8路模擬開關(guān)，可控制8個模擬量中的一個進入轉(zhuǎn)換器中，轉(zhuǎn)換時間約100us。主要控制信號有，START是轉(zhuǎn)換啟動信號，高電平有效。ALE是3位通道選擇地址（ADDC、ADDB、ADDA）信號的所存信號。當(dāng)模擬量...

  標(biāo)簽： 0809 ADC CMOS 8位

  上傳時間： 2016-10-13

  上傳用戶：pompey

• 介紹了用vhdl描述的各種硬件電路的實現(xiàn)免費下載

  資源簡介：介紹了用vhdl描述的各種硬件電路的實現(xiàn)，基本包括各種常用的電路。

  標(biāo)簽： vhdl 硬件電路

  上傳時間： 2013-12-30

  上傳用戶：123啊

• CCD輸出信號處理電路的研究免費下載

  資源簡介：CCD輸出信號處理電路的研究，可供相關(guān)人員參考參考

  標(biāo)簽： CCD 輸出信號 處理電路

  上傳時間： 2013-12-22

  上傳用戶：498732662

• 這是用于線性方程組求解的ILUK預(yù)處理算法的實現(xiàn)。在VC++編譯通過。矩陣采用壓縮稀疏行格式存儲（CSR）免費下載

  資源簡介：這是用于線性方程組求解的ILUK預(yù)處理算法的實現(xiàn)。在VC++編譯通過。矩陣采用壓縮稀疏行格式存儲（CSR），采用如下結(jié)構(gòu)存儲：struct Distmatrix {double **ma int **ja,dimension,*nnzrow } 很容易移植到自己定義數(shù)值計算軟件包中。經(jīng)本人測試計算效率比Fortran...

  標(biāo)簽： ILUK CSR VC 線性

  上傳時間： 2016-12-15

  上傳用戶：奇奇奔奔

• 這是用于線性方程組求解的ILUT預(yù)處理算法的實現(xiàn)。在VC++編譯通過。矩陣采用壓縮稀疏行格式存儲（CSR） 很容易移植到自己定義數(shù)值計算軟件包中。經(jīng)本人測試計算效率比Fortran寫的高很多（比如與S免費下載

  資源簡介：這是用于線性方程組求解的ILUT預(yù)處理算法的實現(xiàn)。在VC++編譯通過。矩陣采用壓縮稀疏行格式存儲（CSR） 很容易移植到自己定義數(shù)值計算軟件包中。經(jīng)本人測試計算效率比Fortran寫的高很多（比如與Sparskit2比較）。

  標(biāo)簽： Fortran ILUT CSR VC

  上傳時間： 2013-12-17

  上傳用戶：xinyuzhiqiwuwu

• ＤＳＰ——ＦＰＧＡ實時信號處理系統(tǒng)的實現(xiàn)說明免費下載

  資源簡介：ＤＳＰ——ＦＰＧＡ實時信號處理系統(tǒng)的實現(xiàn)說明

  標(biāo)簽： 實時信號 處理系統(tǒng)

  上傳時間： 2017-01-20

  上傳用戶：dbs012280

• 基于LabVIEW的USB實時數(shù)據(jù)采集處理系統(tǒng)的實現(xiàn)免費下載

  資源簡介：基于LabVIEW的USB實時數(shù)據(jù)采集處理系統(tǒng)的實現(xiàn)

  標(biāo)簽： LabVIEW USB 實時數(shù)據(jù)采集 處理系統(tǒng)

  上傳時間： 2017-03-02

  上傳用戶：www240697738

• 用狀態(tài)機對A/D轉(zhuǎn)換器0809的采樣控制電路的實現(xiàn)。工具：Quartus ii 6.0 語言：VHDL免費下載

  資源簡介：用狀態(tài)機對A/D轉(zhuǎn)換器0809的采樣控制電路的實現(xiàn)。工具：Quartus ii 6.0 語言：VHDL

  標(biāo)簽： Quartus 0809 VHDL 6.0

  上傳時間： 2013-12-25

  上傳用戶：啊颯颯大師的

• 簡單數(shù)字信號處理系統(tǒng)的實現(xiàn)_DSP設(shè)計報告的總結(jié)免費下載

  資源簡介：該文檔為簡單數(shù)字信號處理系統(tǒng)的實現(xiàn)_DSP設(shè)計報告的總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： dsp

  上傳時間： 2022-02-16

  上傳用戶：slq1234567890

• 視頻圖像采集和預(yù)處理系統(tǒng)的FPGA實現(xiàn).rar免費下載

  資源簡介：本文研究的視頻處理系統(tǒng)是上海市科委技術(shù)攻關(guān)基金項目“計算機視覺及其芯片化實現(xiàn)”的一部分，主要完成計算機視覺系統(tǒng)的一些基本工作，即視頻圖像的采集、預(yù)處理和顯示等。 視頻圖像采集和預(yù)處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結(jié)合...

  標(biāo)簽： FPGA 視頻圖像

  上傳時間： 2013-07-26

  上傳用戶：alia

• 視頻圖像采集和預(yù)處理系統(tǒng)的FPGA實現(xiàn)免費下載

  資源簡介：本文研究的視頻處理系統(tǒng)是上海市科委技術(shù)攻關(guān)基金項目“計算機視覺及其芯片化實現(xiàn)”的一部分，主要完成計算機視覺系統(tǒng)的一些基本工作，即視頻圖像的采集、預(yù)處理和顯示等。 視頻圖像采集和預(yù)處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結(jié)合...

  標(biāo)簽： FPGA 視頻圖像 采集

  上傳時間： 2013-04-24

  上傳用戶：我好難過

• 一種RFID密集天線切換電路的實現(xiàn)免費下載

  資源簡介：為了實現(xiàn)UHF RFID密集天線切換，需要在切換電路之間傳輸控制信號、電源和900 MHz射頻信號3種信號，采用傳統(tǒng)做法需要3股電纜分別傳輸3種信號。切換電路利用MCU、晶體管、電阻、電容等簡單器件的組合，可完成3種信號的合成和分離工作。通過MCU盤查天線切換系統(tǒng)...

  標(biāo)簽： RFID 密集天線 切換電路

  上傳時間： 2013-12-06

  上傳用戶：kbnswdifs