相 關(guān) 資 源

• DMA VHDL 設(shè)計(jì)IP核經(jīng)常遇到大數(shù)據(jù)交換要用DMA免費(fèi)下載

  資源簡(jiǎn)介：DMA VHDL 設(shè)計(jì)IP核經(jīng)常遇到大數(shù)據(jù)交換要用DMA，本IP核來自開源組織，免費(fèi)開源版

  標(biāo)簽： DMA VHDL IP核 大數(shù)據(jù)

  上傳時(shí)間： 2013-12-12

  上傳用戶：lixinxiang

• 棧(stack)是程序設(shè)計(jì)過程中經(jīng)常遇到朝氣一種數(shù)據(jù)結(jié)構(gòu)形式免費(fèi)下載

  資源簡(jiǎn)介：棧(stack)是程序設(shè)計(jì)過程中經(jīng)常遇到朝氣一種數(shù)據(jù)結(jié)構(gòu)形式，它對(duì)于數(shù)據(jù)的存放和操作有下面這樣的特點(diǎn)： 1) 它只有一個(gè)對(duì)數(shù)據(jù)進(jìn)行存入和取出的端口； 2) 后進(jìn)者先出，即最后被存入的數(shù)據(jù)將首先被取出。其形式很象一種存儲(chǔ)硬幣的小容器，每次只可以從頂端壓入一...

  標(biāo)簽： stack 棧 數(shù)據(jù)結(jié)構(gòu) 程序設(shè)計(jì)

  上傳時(shí)間： 2013-12-03

  上傳用戶：225588

• VHDL中IP核之參數(shù)化觸發(fā)器中文使用介紹免費(fèi)下載

  資源簡(jiǎn)介：VHDL中IP核之參數(shù)化觸發(fā)器中文使用介紹

  標(biāo)簽： VHDL IP核 參數(shù) 觸發(fā)器

  上傳時(shí)間： 2014-01-16

  上傳用戶：宋桃子

• VHDL中IP核之參數(shù)化加減法器中文使用介紹免費(fèi)下載

  資源簡(jiǎn)介：VHDL中IP核之參數(shù)化加減法器中文使用介紹

  標(biāo)簽： VHDL IP核 參數(shù) 減法器

  上傳時(shí)間： 2014-01-15

  上傳用戶：cursor

• 基于FPGA的多通道DMA控制器的IP核設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲(chǔ)器訪問)技術(shù)就是較理想的解決方案之一，能夠滿足信...

  標(biāo)簽： FPGA DMA 多通道

  上傳時(shí)間： 2013-05-16

  上傳用戶：希醬大魔王

• 使用LabVIEW FPGA模塊設(shè)計(jì)IP核免費(fèi)下載

  資源簡(jiǎn)介：對(duì)于利用LabVIEW FPGA實(shí)現(xiàn)RIO目標(biāo)平臺(tái)上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計(jì)構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴(kuò)展的代碼模塊。基于已經(jīng)驗(yàn)證的設(shè)計(jì)進(jìn)行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應(yīng)用中得到更好的復(fù)用，也可以使在不同開發(fā)...

  標(biāo)簽： LabVIEW FPGA IP核 模塊設(shè)計(jì)

  上傳時(shí)間： 2013-11-20

  上傳用戶：lnnn30

• 使用LabVIEW FPGA模塊設(shè)計(jì)IP核免費(fèi)下載

  資源簡(jiǎn)介：對(duì)于利用LabVIEW FPGA實(shí)現(xiàn)RIO目標(biāo)平臺(tái)上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計(jì)構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴(kuò)展的代碼模塊。基于已經(jīng)驗(yàn)證的設(shè)計(jì)進(jìn)行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應(yīng)用中得到更好的復(fù)用，也可以使在不同開發(fā)...

  標(biāo)簽： LabVIEW FPGA IP核 模塊設(shè)計(jì)

  上傳時(shí)間： 2013-10-14

  上傳用戶：xiaodu1124

• 基于FPGA的8051單片機(jī)IP核設(shè)計(jì)及應(yīng)用.rar免費(fèi)下載

  資源簡(jiǎn)介：單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前...

  標(biāo)簽： FPGA 8051 單片機(jī)

  上傳時(shí)間： 2013-06-21

  上傳用戶：stampede

• 基于FPGA的8051單片機(jī)IP核設(shè)計(jì)及應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前...

  標(biāo)簽： FPGA 8051 單片機(jī) IP核

  上傳時(shí)間： 2013-04-24

  上傳用戶：1417818867

• FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼。

  標(biāo)簽： FPGA VHDL 常識(shí) IP核

  上傳時(shí)間： 2013-09-03

  上傳用戶：tsfh

• 摘要 探討了IP 核的驗(yàn)證與測(cè)試的方法及其和 VHDL語言在 IC 設(shè)計(jì)中的應(yīng)用 并給出了其在RISC8 框架 CPU 核中的下載實(shí)例．免費(fèi)下載

  資源簡(jiǎn)介：摘要 探討了IP 核的驗(yàn)證與測(cè)試的方法及其和 VHDL語言在 IC 設(shè)計(jì)中的應(yīng)用 并給出了其在RISC8 框架 CPU 核中的下載實(shí)例．

  標(biāo)簽： RISC8 VHDL CPU IC

  上傳時(shí)間： 2014-07-11

  上傳用戶：lunshaomo

• 關(guān)于FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼。免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼。

  標(biāo)簽： FPGA VHDL 常識(shí) IP核

  上傳時(shí)間： 2013-12-11

  上傳用戶：xmsmh

• USB20設(shè)備控制器IP核的設(shè)計(jì)與FPGA驗(yàn)證.rar免費(fèi)下載

  資源簡(jiǎn)介：隨著計(jì)算機(jī)及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴(kuò)展等方面存在的缺陷愈來愈不可回避，并逐漸成為計(jì)算機(jī)通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價(jià)格便宜、使用方便、靈活...

  標(biāo)簽： FPGA USB 20

  上傳時(shí)間： 2013-06-30

  上傳用戶：nanfeicui

• 基于FPGA的GPIB控制器的IP核設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為...

  標(biāo)簽： FPGA GPIB 控制器

  上傳時(shí)間： 2013-06-12

  上傳用戶：mqien

• 基于CPLD/FPGA的IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：本文介紹了一個(gè)基于CPLD／FPGA的嵌入式IP核設(shè)計(jì)。論文在闡述可編程邏輯器件及其發(fā)展趨勢(shì)的基礎(chǔ)上，探討了知識(shí)產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計(jì)以及數(shù)字信號(hào)傳輸與處理的速度要求。結(jié)合國(guó)內(nèi)外對(duì)CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的...

  標(biāo)簽： CPLD FPGA IP核

  上傳時(shí)間： 2013-07-05

  上傳用戶：隱界最新

• 基于FPGA的視頻壓縮IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：結(jié)合視頻壓縮的理論以及IP核設(shè)計(jì)中對(duì)于仿真驗(yàn)證的要求,本文設(shè)計(jì)了視頻壓縮IP核FPGA仿真驗(yàn)證平臺(tái).其硬件子平臺(tái)以Xilinx公司XC2V3000為核心,針對(duì)視頻壓縮IP核應(yīng)用仿真要求設(shè)計(jì)外圍電路,構(gòu)建一個(gè)視頻壓縮IP核的硬件仿真原型,采用運(yùn)行于上位機(jī)上的控制和驅(qū)動(dòng)軟件...

  標(biāo)簽： FPGA 視頻壓縮 IP核

  上傳時(shí)間： 2013-05-31

  上傳用戶：ikemada

• 基于FPGA的GPIB控制器的IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為...

  標(biāo)簽： FPGA GPIB 控制器 IP核

  上傳時(shí)間： 2013-04-24

  上傳用戶：rockjablew

• 四路同步數(shù)據(jù)采集和處理系統(tǒng)的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。常用的實(shí)現(xiàn)高速數(shù)字信號(hào)處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、速度快、設(shè)計(jì)靈活性好等眾多優(yōu)點(diǎn)，尤其在并行信號(hào)處理能力方面比DSP更具優(yōu)勢(shì)。在信號(hào)處理領(lǐng)域，經(jīng)常需要對(duì)多路...

  標(biāo)簽： 同步數(shù)據(jù)采集 處理系統(tǒng)

  上傳時(shí)間： 2013-07-07

  上傳用戶：小火車?yán)怖怖?/p>

• 基于Avalon總線的8051MCU IP核的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：設(shè)計(jì)了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優(yōu)化內(nèi)部的結(jié)構(gòu)，通過采用流水線技術(shù)、指令映射技術(shù)、指令預(yù)取技術(shù)、微代碼技術(shù)等極大的提高了IP核的工作速度，使IP核在100MHz時(shí)鐘下，能夠單周期執(zhí)行一條指令。本設(shè)計(jì)使用Modelsim軟件完成了功...

  標(biāo)簽： Avalon 8051 MCU 總線

  上傳時(shí)間： 2013-11-02

  上傳用戶：gundan

• 基于EDA技術(shù)的單片機(jī)IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：本文介紹了利用EDA技術(shù)設(shè)計(jì)出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經(jīng)過驗(yàn)證獲得了滿意的效果。

  標(biāo)簽： EDA 單片機(jī) IP核

  上傳時(shí)間： 2013-10-28

  上傳用戶：標(biāo)點(diǎn)符號(hào)

• 基于EDA技術(shù)的單片機(jī)IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：本文介紹了利用EDA技術(shù)設(shè)計(jì)出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經(jīng)過驗(yàn)證獲得了滿意的效果。

  標(biāo)簽： EDA 單片機(jī) IP核

  上傳時(shí)間： 2013-11-14

  上傳用戶：qq1604324866

• 用VHDL語言進(jìn)行MCS－51兼容單片機(jī)IP核開發(fā)免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言進(jìn)行MCS－51兼容單片機(jī)IP核開發(fā) ?

  標(biāo)簽： VHDL MCS 51兼容 語言

  上傳時(shí)間： 2013-10-28

  上傳用戶：nem567397

• 基于Quartus II免費(fèi)IP核的雙端口RAM設(shè)計(jì)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：　　QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 　　作者：雷達(dá)室 　　以設(shè)計(jì)雙端口RAM為例說明。 　　Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；

  標(biāo)簽： Quartus RAM IP核 雙端口

  上傳時(shí)間： 2014-12-28

  上傳用戶：fghygef

• 基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

  標(biāo)簽： FPGA GPIB 接口 IP核

  上傳時(shí)間： 2013-11-04

  上傳用戶：bensonlly

• 基于FPGA的DDS IP核設(shè)計(jì)方案免費(fèi)下載

  資源簡(jiǎn)介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...

  標(biāo)簽： FPGA DDS IP核 設(shè)計(jì)方案

  上傳時(shí)間： 2013-11-06

  上傳用戶：songkun

• 基于SOPC的觸控屏控制器IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：介紹一款基于SOPC的TFT-LCD觸控屏控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)。采用Verilog HDL作控制器的模塊設(shè)計(jì)，并用ModelSim仿真測(cè)試，驗(yàn)證其正確性；利用嵌入式SOPC開發(fā)工具，在開發(fā)板上完成觸控屏顯示驅(qū)動(dòng)及其控制模塊的系統(tǒng)設(shè)計(jì)，給出系統(tǒng)硬、軟件設(shè)計(jì)，實(shí)現(xiàn)TFT-LCD觸控...

  標(biāo)簽： SOPC IP核 觸控屏控制器

  上傳時(shí)間： 2013-12-24

  上傳用戶：sdq_123

• 基于SOPC技術(shù)的異步串行通信IP核的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點(diǎn)，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設(shè)計(jì)和實(shí)現(xiàn)。通過將設(shè)計(jì)好的UART IP核集成到SoPC系統(tǒng)中加以驗(yàn)證，證明了所設(shè)計(jì)的UART IP核可以正常工作。該設(shè)計(jì)方案為其他基于SoPC系統(tǒng)IP核...

  標(biāo)簽： SOPC IP核 異步串行通信

  上傳時(shí)間： 2013-11-12

  上傳用戶：894448095

• 定制簡(jiǎn)單LED的IP核的設(shè)計(jì)源代碼免費(fèi)下載

  資源簡(jiǎn)介：定制簡(jiǎn)單LED的IP核的設(shè)計(jì)源代碼

  標(biāo)簽： LED 定制 IP核 源代碼

  上傳時(shí)間： 2013-10-19

  上傳用戶：gyq

• 基于Quartus II免費(fèi)IP核的雙端口RAM設(shè)計(jì)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：　　QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 　　作者：雷達(dá)室 　　以設(shè)計(jì)雙端口RAM為例說明。 　　Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；

  標(biāo)簽： Quartus RAM IP核 雙端口

  上傳時(shí)間： 2013-10-18

  上傳用戶：909000580

• 基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

  標(biāo)簽： FPGA GPIB 接口 IP核

  上傳時(shí)間： 2013-10-19

  上傳用戶：wudu0932