DMA VHDL 設(shè)計IP核經(jīng)常遇到大數(shù)據(jù)交換要用DMA，本IP核來自開源組織，免費開源版
資源簡介：DMA VHDL 設(shè)計IP核經(jīng)常遇到大數(shù)據(jù)交換要用DMA，本IP核來自開源組織，免費開源版
上傳時間： 2013-12-12
上傳用戶：lixinxiang
資源簡介：棧(stack)是程序設(shè)計過程中經(jīng)常遇到朝氣一種數(shù)據(jù)結(jié)構(gòu)形式，它對于數(shù)據(jù)的存放和操作有下面這樣的特點： 1) 它只有一個對數(shù)據(jù)進行存入和取出的端口； 2) 后進者先出，即最后被存入的數(shù)據(jù)將首先被取出。其形式很象一種存儲硬幣的小容器，每次只可以從頂端壓入一...
上傳時間： 2013-12-03
上傳用戶：225588
資源簡介：VHDL中IP核之參數(shù)化觸發(fā)器中文使用介紹
上傳時間： 2014-01-16
上傳用戶：宋桃子
資源簡介：VHDL中IP核之參數(shù)化加減法器中文使用介紹
上傳時間： 2014-01-15
上傳用戶：cursor
資源簡介：當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲器訪問)技術(shù)就是較理想的解決方案之一，能夠滿足信...
上傳時間： 2013-05-16
上傳用戶：希醬大魔王
資源簡介：對于利用LabVIEW FPGA實現(xiàn)RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴展的代碼模塊。基于已經(jīng)驗證的設(shè)計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應(yīng)用中得到更好的復(fù)用，也可以使在不同開發(fā)...
上傳時間： 2013-11-20
上傳用戶：lnnn30
資源簡介：對于利用LabVIEW FPGA實現(xiàn)RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴展的代碼模塊。基于已經(jīng)驗證的設(shè)計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應(yīng)用中得到更好的復(fù)用，也可以使在不同開發(fā)...
上傳時間： 2013-10-14
上傳用戶：xiaodu1124
資源簡介：單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統(tǒng)設(shè)計的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機是我國目前...
上傳時間： 2013-06-21
上傳用戶：stampede
資源簡介：單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統(tǒng)設(shè)計的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機是我國目前...
上傳時間： 2013-04-24
上傳用戶：1417818867
資源簡介：關(guān)于FPGA的一些常識及含IP核的VHDL設(shè)計源代碼。
上傳時間： 2013-09-03
上傳用戶：tsfh
資源簡介：摘要 探討了IP 核的驗證與測試的方法及其和 VHDL語言在 IC 設(shè)計中的應(yīng)用 并給出了其在RISC8 框架 CPU 核中的下載實例．
上傳時間： 2014-07-11
上傳用戶：lunshaomo
資源簡介：關(guān)于FPGA的一些常識及含IP核的VHDL設(shè)計源代碼。
上傳時間： 2013-12-11
上傳用戶：xmsmh
資源簡介：隨著計算機及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活...
上傳時間： 2013-06-30
上傳用戶：nanfeicui
資源簡介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實現(xiàn)的主流技術(shù)。流片風(fēng)險與費用增加、上市時間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計服務(wù)者和芯片集成者三個層次。SOC設(shè)計已走向基于IP集成的平臺設(shè)計階段，經(jīng)過嚴格驗證質(zhì)量可靠的IP核成為...
上傳時間： 2013-06-12
上傳用戶：mqien
資源簡介：本文介紹了一個基于CPLD／FPGA的嵌入式IP核設(shè)計。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎(chǔ)上，探討了知識產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的...
上傳時間： 2013-07-05
上傳用戶：隱界最新
資源簡介：結(jié)合視頻壓縮的理論以及IP核設(shè)計中對于仿真驗證的要求,本文設(shè)計了視頻壓縮IP核FPGA仿真驗證平臺.其硬件子平臺以Xilinx公司XC2V3000為核心,針對視頻壓縮IP核應(yīng)用仿真要求設(shè)計外圍電路,構(gòu)建一個視頻壓縮IP核的硬件仿真原型,采用運行于上位機上的控制和驅(qū)動軟件...
上傳時間： 2013-05-31
上傳用戶：ikemada
資源簡介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實現(xiàn)的主流技術(shù)。流片風(fēng)險與費用增加、上市時間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計服務(wù)者和芯片集成者三個層次。SOC設(shè)計已走向基于IP集成的平臺設(shè)計階段，經(jīng)過嚴格驗證質(zhì)量可靠的IP核成為...
上傳時間： 2013-04-24
上傳用戶：rockjablew
資源簡介：數(shù)字信號處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。常用的實現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現(xiàn)能力強、速度快、設(shè)計靈活性好等眾多優(yōu)點，尤其在并行信號處理能力方面比DSP更具優(yōu)勢。在信號處理領(lǐng)域，經(jīng)常需要對多路...
上傳時間： 2013-07-07
上傳用戶：小火車啦啦啦
資源簡介：設(shè)計了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優(yōu)化內(nèi)部的結(jié)構(gòu)，通過采用流水線技術(shù)、指令映射技術(shù)、指令預(yù)取技術(shù)、微代碼技術(shù)等極大的提高了IP核的工作速度，使IP核在100MHz時鐘下，能夠單周期執(zhí)行一條指令。本設(shè)計使用Modelsim軟件完成了功...
上傳時間： 2013-11-02
上傳用戶：gundan
資源簡介：本文介紹了利用EDA技術(shù)設(shè)計出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經(jīng)過驗證獲得了滿意的效果。
上傳時間： 2013-10-28
上傳用戶：標點符號
資源簡介：本文介紹了利用EDA技術(shù)設(shè)計出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經(jīng)過驗證獲得了滿意的效果。
上傳時間： 2013-11-14
上傳用戶：qq1604324866
資源簡介：用VHDL語言進行MCS－51兼容單片機IP核開發(fā) ?
上傳時間： 2013-10-28
上傳用戶：nem567397
資源簡介： QuartusII中利用免費IP核的設(shè)計 作者：雷達室 以設(shè)計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點擊Next；
上傳時間： 2014-12-28
上傳用戶：fghygef
資源簡介：基于FPGA的GPIB接口IP核的研究與設(shè)計
上傳時間： 2013-11-04
上傳用戶：bensonlly
資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時間： 2013-11-06
上傳用戶：songkun
資源簡介：介紹一款基于SOPC的TFT-LCD觸控屏控制器IP核的設(shè)計與實現(xiàn)。采用Verilog HDL作控制器的模塊設(shè)計，并用ModelSim仿真測試，驗證其正確性；利用嵌入式SOPC開發(fā)工具，在開發(fā)板上完成觸控屏顯示驅(qū)動及其控制模塊的系統(tǒng)設(shè)計，給出系統(tǒng)硬、軟件設(shè)計，實現(xiàn)TFT-LCD觸控...
上傳時間： 2013-12-24
上傳用戶：sdq_123
資源簡介：介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設(shè)計和實現(xiàn)。通過將設(shè)計好的UART IP核集成到SoPC系統(tǒng)中加以驗證，證明了所設(shè)計的UART IP核可以正常工作。該設(shè)計方案為其他基于SoPC系統(tǒng)IP核...
上傳時間： 2013-11-12
上傳用戶：894448095
資源簡介：定制簡單LED的IP核的設(shè)計源代碼
上傳時間： 2013-10-19
上傳用戶：gyq
資源簡介： QuartusII中利用免費IP核的設(shè)計 作者：雷達室 以設(shè)計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點擊Next；
上傳時間： 2013-10-18
上傳用戶：909000580
資源簡介：基于FPGA的GPIB接口IP核的研究與設(shè)計
上傳時間： 2013-10-19
上傳用戶：wudu0932
