2,1,7卷積碼譯碼s-function
資源簡(jiǎn)介：2,1,7卷積碼譯碼s-function
上傳時(shí)間： 2013-12-25
上傳用戶：llandlu
資源簡(jiǎn)介：這是一種用C實(shí)現(xiàn)的(2,1,7)卷積碼維特比譯碼算法的軟件實(shí)現(xiàn).
上傳時(shí)間： 2013-12-14
上傳用戶：515414293
資源簡(jiǎn)介：提出了一個(gè)采用(2,1,7)卷積碼+QPSK的中頻調(diào)制解調(diào)方案,并在Xilinx公司的100萬(wàn) 門(mén)FPGA芯片上實(shí)現(xiàn)了該系統(tǒng)。該系統(tǒng)在信噪比SNR為6dB左右時(shí)可實(shí)現(xiàn)速率超過(guò)1Mbit/s、誤碼率 小于10-5的數(shù)據(jù)傳輸。
上傳時(shí)間： 2014-01-05
上傳用戶：exxxds
資源簡(jiǎn)介：壓縮包內(nèi)為本人寫(xiě)的(2,1,3)卷積碼編碼器和維特比(viterbi)譯碼器.編碼器和譯碼器分別封裝在一個(gè)類(lèi)中,每個(gè)類(lèi)的方法和變量均有注解
上傳時(shí)間： 2014-11-28
上傳用戶：xieguodong1234
資源簡(jiǎn)介：(2,1,3)卷積碼搭建了簡(jiǎn)單的系統(tǒng)來(lái)進(jìn)行糾錯(cuò)展示,可以實(shí)現(xiàn)從編碼,加入錯(cuò)誤,譯碼,輸入輸出碼字對(duì)比等基本功能,另外加入了交互模塊,用戶可以自己設(shè)定錯(cuò)誤比特的數(shù)目和位置,使糾錯(cuò)功能顯而易見(jiàn).
上傳時(shí)間： 2013-12-20
上傳用戶：13517191407
資源簡(jiǎn)介：瑞利信道下(2,1,3)卷積碼仿真，得到誤碼率曲線。
上傳時(shí)間： 2014-01-06
上傳用戶：363186
資源簡(jiǎn)介：(2,1,9)卷積碼的一個(gè)查找表,用與(2,1,9)卷積碼的編碼,可以根據(jù)寄存器的狀態(tài)來(lái)判別輸出數(shù).
上傳時(shí)間： 2016-01-28
上傳用戶：1079836864
資源簡(jiǎn)介：本程序是在Quartus7.2環(huán)境下編譯的一個(gè)簡(jiǎn)單的(2,1,3)卷積碼，能夠成功地編譯和仿真。
上傳時(shí)間： 2016-03-24
上傳用戶：change0329
資源簡(jiǎn)介：電子通信系統(tǒng)的建模與仿真 第7章 通信系統(tǒng)差錯(cuò)控制仿真 7.1 縮短卷積碼 7.2 有縮短卷積碼加交織的差錯(cuò)控制系統(tǒng)研究 7.3 自適應(yīng)均衡系統(tǒng)（LMS算法） 7.4 迭代譯碼的級(jí)聯(lián)卷積碼
上傳時(shí)間： 2016-09-06
上傳用戶：aa17807091
資源簡(jiǎn)介：卷積碼譯碼算法改進(jìn) 實(shí)現(xiàn)Conv.(2,1,9)的編碼、軟判決滑動(dòng)窗維特比譯碼，其生成多項(xiàng)式為G0=561(八進(jìn)制),G1=753(八進(jìn)制)，調(diào)制方式為BPSK，信道為AWGN，比較不同的譯碼深度對(duì)譯碼器性能的影響
上傳時(shí)間： 2014-01-05
上傳用戶：wfl_yy
資源簡(jiǎn)介：matlab實(shí)現(xiàn)（2,1,3）卷積碼的編碼和譯碼
上傳時(shí)間： 2016-05-27
上傳用戶：時(shí)空凝滯
資源簡(jiǎn)介：給出了(2,1,3)卷積編碼和維特比譯碼的源程序
上傳時(shí)間： 2014-01-11
上傳用戶：qwe1234
資源簡(jiǎn)介：(2,1,9)卷積編解碼器，譯碼部分采用Vitebi譯碼算法，設(shè)計(jì)使用Verilog HDL語(yǔ)言，在Modelsim平臺(tái)下仿真通過(guò)
上傳時(shí)間： 2013-12-17
上傳用戶：hphh
資源簡(jiǎn)介：EDA卷積碼編解碼器實(shí)現(xiàn)技術(shù)針對(duì)某擴(kuò)頻通信系統(tǒng)數(shù)據(jù)糾錯(cuò)編碼的需要, 構(gòu)造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +
上傳時(shí)間： 2013-07-18
上傳用戶：ynwbosss
資源簡(jiǎn)介：卷積碼譯碼值最終輸出算法，輸入為軟迭代編碼輸入，輸出為軟譯碼輸出 即SISO算法。
上傳時(shí)間： 2014-02-18
上傳用戶：cursor
資源簡(jiǎn)介：很好的卷積碼譯碼資料，關(guān)鍵字Viterbi 譯碼算法，BCJR 譯碼算法
上傳時(shí)間： 2016-11-07
上傳用戶：xmsmh
資源簡(jiǎn)介：高質(zhì)量Viterbi譯碼器,用于卷積碼譯碼
上傳時(shí)間： 2017-05-17
上傳用戶：時(shí)代電子小智
資源簡(jiǎn)介：隨著糾錯(cuò)編碼理論研究的不斷深入，糾錯(cuò)碼的實(shí)際應(yīng)用越來(lái)越廣泛。卷積碼作為其中重要的一種，已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長(zhǎng)度最佳碼，編、譯碼器易于實(shí)現(xiàn)，且具有較強(qiáng)的糾錯(cuò)能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交...
上傳時(shí)間： 2013-05-25
上傳用戶：00.00
資源簡(jiǎn)介：擴(kuò)頻發(fā)射機(jī)，信道編碼采用(2, 1, 7)卷積 碼, 擴(kuò)頻模塊采用擴(kuò)頻長(zhǎng)度255 的kasami碼, 極性變換模塊為3bit 量化模式, 內(nèi)插模塊為每?jī)杀忍亻g插入7bit 和輸出濾波為16 階的FIR 濾波器。
上傳時(shí)間： 2017-06-11
上傳用戶：小寶愛(ài)考拉
資源簡(jiǎn)介：卷積碼編碼和維特比解碼 當(dāng)K為7 時(shí) 供大家參考Convolutional encoding and Viterbi decoding with k 7 rate 1 2
上傳時(shí)間： 2013-12-22
上傳用戶：zjf3110
資源簡(jiǎn)介：給出了由(2 ,1 ,N) 系列卷積碼作為母碼產(chǎn)生的punctured 卷積碼的編碼及其Viterbi 譯碼的 軟件實(shí)現(xiàn)方法,從而為各種不同碼率的卷積碼的編、譯碼給出了一種通用的實(shí)現(xiàn)方法,并且為多級(jí) 編碼分量碼的設(shè)計(jì)提供了條件
上傳時(shí)間： 2013-11-30
上傳用戶：zhengzg
資源簡(jiǎn)介：（2,1,3）卷積碼的Viterbi譯碼C程序，已經(jīng)驗(yàn)證成功
上傳時(shí)間： 2016-05-23
上傳用戶：plsee
資源簡(jiǎn)介：matlab實(shí)現(xiàn)卷積碼編碼譯碼(2,1,6)
上傳時(shí)間： 2014-12-22
上傳用戶：ukuk
資源簡(jiǎn)介：數(shù)字信息在有噪聲的信道中傳輸時(shí)，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯(cuò)控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對(duì)信息元處理方式不同，信道編碼...
上傳時(shí)間： 2013-06-24
上傳用戶：lingduhanya
資源簡(jiǎn)介：清華大學(xué) 信道編碼課件 基本概念和方法（1） 線性分組碼（1） 循環(huán)碼（4） 卷積碼（4） 級(jí)聯(lián)碼（2） 編碼調(diào)制（2） 信道編碼應(yīng)用（1）
上傳時(shí)間： 2014-01-21
上傳用戶：koulian
資源簡(jiǎn)介：利用verilog實(shí)現(xiàn)的一個(gè)（2,1,2）卷積碼的編碼器,很有用的喲!
上傳時(shí)間： 2016-07-08
上傳用戶：hustfanenze
資源簡(jiǎn)介：對(duì)碼率為1/n的遞歸卷積碼（系統(tǒng)碼！）的最大似然譯碼，采用相關(guān)度量，截?cái)嚅L(zhǎng)度為1024，最大狀態(tài)數(shù)為1024
上傳時(shí)間： 2014-11-29
上傳用戶：kr770906
資源簡(jiǎn)介：能夠測(cè)試不同碼率（1/2,1/3）的卷積碼在awgn信道下的性能
上傳時(shí)間： 2013-12-27
上傳用戶：gundan
資源簡(jiǎn)介：卷積碼（2，1，6），完整的工程文件，已經(jīng)調(diào)試通過(guò)
上傳時(shí)間： 2015-12-04
上傳用戶：561596
資源簡(jiǎn)介：卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無(wú)線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實(shí)現(xiàn)結(jié)構(gòu)比較簡(jiǎn)單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)...
上傳時(shí)間： 2013-06-24
上傳用戶：myworkpost
