鎖相環電路設計和調試心得
資源簡介：鎖相環電路設計和調試心得
上傳時間： 2013-07-10
上傳用戶：eeworm
資源簡介：鎖相環電路設計和調試心得
上傳時間： 2013-05-31
上傳用戶：eeworm
資源簡介：專輯類-數字處理及顯示技術專輯-106冊-9138M 鎖相環電路設計和調試心得-4頁-0.1M.pdf
上傳時間： 2013-04-24
上傳用戶：telukeji
資源簡介：鎖相技術相關專輯 38冊 209M鎖相環電路設計和調試心得 4頁 0.1M.pdf
上傳時間： 2014-05-05
上傳用戶：時代將軍
資源簡介：數字處理及顯示技術專輯 106冊 913M鎖相環電路設計和調試心得 4頁 0.1M.pdf
上傳時間： 2014-05-05
上傳用戶：時代將軍
資源簡介：介紹了一種采用N 先于M 環路濾波器的全數字鎖相環的設計實現。這種全數字鎖 相環采用了N 先于M 環路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數字鎖相環的結構和工作原理，提出了各單元電路的設計和實現方法，并給出了關鍵部件的VHDI 代碼，最...
上傳時間： 2017-08-18
上傳用戶：love_stanford
資源簡介：比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。
上傳時間： 2013-12-24
上傳用戶：362279997
資源簡介：智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信
上傳時間： 2014-01-08
上傳用戶：weiwolkt
資源簡介：基于VHDL的全數字鎖相環的設計 有關鍵部分的源代碼 hehe !
上傳時間： 2015-12-18
上傳用戶：hgy9473
資源簡介：該程序實現的功能是數字鎖相環的設計。源代碼可以直接進行仿真試驗◎
上傳時間： 2016-08-12
上傳用戶：璇珠官人
資源簡介：使用VHDL語言進行數字鎖相環的設計，pdf格式，可以打開
上傳時間： 2014-11-01
上傳用戶：努力努力再努力
資源簡介：全數字鎖相環電路的研制，使用的是VHDL語言
上傳時間： 2017-02-02
上傳用戶：壞天使kk
資源簡介：使用VHDL語言進行的數字鎖相環的設計，里面有相關的文件，可以使用MUX+PLUS打開
上傳時間： 2014-06-29
上傳用戶：lanhuaying
資源簡介：AT89C2051+MC44817鎖相環電路CATV射頻調制器匯編源代碼。
上傳時間： 2013-12-28
上傳用戶：15071087253
資源簡介：智能 全數字鎖相環的設計
上傳時間： 2013-12-15
上傳用戶：498732662
資源簡介：鎖相技術相關專輯 38冊 209M用數字鎖相環電路實現高精度寬范圍頻率控制.pdf
上傳時間： 2014-05-05
上傳用戶：時代將軍
資源簡介：鎖相技術相關專輯 38冊 209M軟件鎖相環的設計與應用.pdf
上傳時間： 2014-05-05
上傳用戶：時代將軍
資源簡介：該文檔為軟件鎖相環的設計與仿真講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-04-12
上傳用戶：XuVshu
資源簡介：該文檔為軟件鎖相環的設計與應用總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-04-27
上傳用戶：slq1234567890
資源簡介：該文檔為基于DSP Builder的帶寬自適應全數字鎖相環的設計與實現總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-05-01
上傳用戶：
資源簡介：現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越...
上傳時間： 2013-06-10
上傳用戶：yd19890720
資源簡介：隨著現代集成電路技術的發展，鎖相環已經成為集成電路設計中非常重要的一個部分，所以對鎖相環的研究具有積極的現實意義。然而傳統的鎖相環大多是數模混合電路，在工藝上與系統芯片中的數字電路存在兼容問題。因此設計一...
上傳時間： 2013-06-09
上傳用戶：mosliu
資源簡介：采用CD4046和AD630設計了一個雙相位鎖相放大器,并進行了實驗驗證,實驗驗證結果表明,該放大器可以測量1 mA以下的交流電流,靈敏度為20 mV/mA,精度0.05%,是一種高精度、實用型鎖相放大電路。
上傳時間： 2013-12-08
上傳用戶：ming52900
資源簡介：書籍頻綜和鎖相環的Matlab源代碼，對頻綜和鎖相環的設計很有幫助；
上傳時間： 2013-12-17
上傳用戶：playboys0
資源簡介：本文針對傳統放大器信噪分離能力弱，無法檢測微弱信號這一現狀，設計了一個基于AD630的鎖相放大器。系統以開關式相關器為鎖相放大器的核心部分進行設計，具有電路簡單、運行速度快、線性度高、動態范圍大、抗過載能力強等優點。本文設計的鎖相放大器硬件主要...
上傳時間： 2022-07-11
上傳用戶：
資源簡介：軟件鎖相環設計相關資料料
上傳時間： 2015-01-02
上傳用戶：x18010875091
資源簡介：VHDL編寫的ADI鎖相環控制程序，可以調試ADI鎖相環的相關系列十幾個型號。引腳命名和鎖相環相關控制引腳對應。
上傳時間： 2016-08-20
上傳用戶：gut1234567
資源簡介：頻綜電路設計的經典教材，張剛教授出品，清晰版本PDF。
上傳時間： 2022-04-09
上傳用戶：jiabin
資源簡介：在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時...
上傳時間： 2013-07-06
上傳用戶：LouieWu
資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上；頂層文件是PLL.GDF
上傳時間： 2014-06-09
上傳用戶：daguda
