亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高速觸發(fā)器

  • 采用高速串行收發器Rocket I/O實現數據率為2.5 G

    摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

    標簽: Rocket 2.5 高速串行 收發器

    上傳時間: 2013-11-06

    上傳用戶:smallfish

  • 基于FPGA的多路高速串并轉換器設計

    高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES

    標簽: FPGA 多路 串并轉換

    上傳時間: 2013-11-03

    上傳用戶:王小奇

  • 采用高速串行收發器Rocket I/O實現數據率為2.5 G

    摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

    標簽: Rocket 2.5 高速串行 收發器

    上傳時間: 2013-10-13

    上傳用戶:lml1234lml

  • 基于FPGA的多路高速串并轉換器設計

    高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES

    標簽: FPGA 多路 串并轉換

    上傳時間: 2013-11-17

    上傳用戶:hxy200501

  • 高速數字頻率綜合器及聲表脈壓器件資料

    高速數字頻率綜合器及聲表脈壓器件資料,原理介紹,器件說明。

    標簽: 高速數字 頻率 綜合器 器件

    上傳時間: 2015-05-01

    上傳用戶:miaochun888

  • 基于FPGA自適應高速RS編譯碼器的IP核設計

    基于FPGA自適應高速RS編譯碼器的IP核設計

    標簽: FPGA 高速RS編譯碼器 IP核

    上傳時間: 2016-05-10

    上傳用戶:asdkin

  • 基于XilinxFPGA的高速Viterbi回溯譯碼器

    基于XilinxFPGA的高速Viterbi回溯譯碼器

    標簽: XilinxFPGA Viterbi 譯碼器

    上傳時間: 2014-01-17

    上傳用戶:yyyyyyyyyy

  • 高速CAN總線收發器,TJA1041 CAN高速收發器應用指南

    高速CAN總線收發器,TJA1041 CAN高速收發器應用指南

    標簽: CAN 1041 TJA 總線收發器

    上傳時間: 2017-04-08

    上傳用戶:3到15

  • 高速任意波形產生器控制模塊 控制NCO,FIFO

    高速任意波形產生器控制模塊 控制NCO,FIFO,并串轉換

    標簽: FIFO NCO 任意波形 產生器

    上傳時間: 2014-11-27

    上傳用戶:aig85

  • 三篇關于Viterbi FPGA編譯碼器的優化設計文檔: 1、Viterbi譯碼器的FPGA設計實現與優化.pdf 2、Viterbi譯碼器的低功耗設計.pdf 3、基于FPGA的高速并行Vit

    三篇關于Viterbi FPGA編譯碼器的優化設計文檔: 1、Viterbi譯碼器的FPGA設計實現與優化.pdf 2、Viterbi譯碼器的低功耗設計.pdf 3、基于FPGA的高速并行Viterbi譯碼器的設計與實現.pdf

    標簽: Viterbi FPGA Vit

    上傳時間: 2013-11-27

    上傳用戶:邶刖

主站蜘蛛池模板: 固始县| 共和县| 原阳县| 清原| 天柱县| 珠海市| 万荣县| 新邵县| 嘉鱼县| 邛崃市| 海林市| 北碚区| 新宁县| 云和县| 闻喜县| 昭平县| 和顺县| 文水县| 香港 | 澜沧| 独山县| 固安县| 黄平县| 元江| 辽阳市| 应城市| 望奎县| 盘锦市| 忻州市| 昌平区| 京山县| 宿松县| 青岛市| 梅河口市| 沿河| 陕西省| 会同县| 黑河市| 金川县| 冀州市| 确山县|