摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發器RocketIO。基于ML505開發平臺構建了一個高速串行數據傳輸系統,重點說明了該系統采用RocketIO實現1. 25Gbp s高速串行傳輸的設計方案。實現并驗證了采用FPGA完成千兆串行傳輸的功能目標,為后續采用FPGA實現各種高速協議奠定了良好的基礎。關鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數字系統互連設計中,高速串行I/O技術取代傳統的并行I/O技術成為當前發展的趨勢。與傳統并行I/O技術相比,串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力,克服了并行I/O設計存在的缺陷。在實際設計應用中,采用現場可編程門陣列( FPGA)實現高速串行接口是一種性價比較高的技術途徑。
上傳時間: 2013-10-22
上傳用戶:semi1981
工廠採購管理系統,採用delphi+sqlserver開發,完全C/S架設,所有數據全部通過存儲過程活觸發器完成
標簽: 系統
上傳時間: 2013-12-14
上傳用戶:zhoujunzhen
利用加強的PWM模組輸出半橋式PWM輸出,並設定適當的空乏時間,同時開啟自動關閉功能,當RB0觸發時檢查蜂鳴器是否運作正常,這是PIC184520的源碼
上傳時間: 2013-12-15
上傳用戶:er1219
本文介紹了一種單片機系統中高速數據采集的實現方法,我一直想在Windows系統下,做出一種能實時刷新的高速數據采集的方式,但總是不理想,大多也是用緩存的方式將數據存儲起來,然后處理,無法真正的實現實時的數據刷新,還是要用硬件的方式去實現,下文就是介紹了這樣一個方案,在單片機與高速A/D轉換器之間以靜態存儲器作緩沖器,采用A/D轉換器直接寫存儲器的方式提高采樣頻率,實現高速數據采集。并給出了設計方案。
上傳時間: 2014-01-15
上傳用戶:athjac
本論文基于直接擴頻通信的理論設計了一種全數字的中頻接收機,使用Xilinx公司的FPGA芯片xc3s400作為接收機的主芯片,實現中頻數字信號的下變頻,基帶解調,PN碼的捕獲及跟蹤環路的設計并給出了它們的具體設計步驟及RTL級邏輯電路圖。本文對于數字下變頻器的設計、數字抑制載波恢復環的設計進行了詳細的論述,還使用Matlab中的Simulink對本接收機系統所要使用的全數字Costas環進行了功能仿真并給出了仿真結果。 本文使用高速模數轉換器AD9601對中頻模擬信號進行采樣,最后再用高速數模轉換器AD9740還原出原始信息,并給出了它們與核心芯片xc3s400的接口設計方法及原理電路圖。
上傳時間: 2013-07-30
上傳用戶:weiwolkt
國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸,用于設計SCI串行通信接口,以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景,對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議,接著對SCI串行通信接口的兩個模塊:SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上,利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信,并利用Aurora IP核實現了Aurora鏈路層協議;設計一個同步FIFO實現旁路FIFO;利用FPGA上的塊RAM實現發送和接收存儲器;中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中,采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁:PCI核的配置模塊負責對PCI核進行配置,得到用戶需要的PCI核;用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能;并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL,在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線,利用Modelsim進行功能及時序仿真,使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序,用VC++6.0編寫相應的測試應用程序。最后,將FPGA設計下載到FC通信卡中運行,并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證,運行結果正常。 文章最后分析傳輸性能上的原因,指出工作中的不足之處和需要進一步完善的地方。
上傳時間: 2013-04-24
上傳用戶:竺羽翎2222
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前,常用的頻率合成技術有直接式頻率合成,鎖相頻率合成和直接數字頻率合成(DDS)。本次設計是利用FPGA完成一個DDS系統并利用該系統實現模擬信號的數字化調頻。 DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表,然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括:相位累加器,可在時鐘的控制下完成相位的累加;相位碼—幅度碼轉換電路,一般由ROM實現;DA轉換電路,將數字形式的幅度碼轉換成模擬信號。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號,也可以通過改變相位字改變信號的相位,因此也廣泛用于數字調頻和調相。本次數字化調頻的基本思想是利用AD轉換電路將模擬信號轉換成數字信號,同時用該數字信號與一個固定的頻率字累加,形成一個受模擬信號幅度控制的頻率字,從而獲得一個頻率受模擬信號的幅度控制的正弦波,即實現了調頻。該DDS數字化調頻方案的硬件系統是以FPGA為核心實現的。使用Altera公司的ACEX1K系列FPGA,整個系統由VHDL語言編程,開發軟件為MAX+PLUSⅡ。經過實際測試,該系統在頻率較低時與理論值完全符合,但在高頻時,受器件速度的限制,波形有較大的失真。
上傳時間: 2013-06-14
上傳用戶:ljt101007
超聲波流量計以非接觸、精度高、使用方便等優點,在氣象、石油、化工、醫藥、水資源管理等領域獲得了廣泛的應用。近年來,隨著數字處理技術和微處理器技術的發展,超聲波流量計作為一種測量儀表也得到了長足進步。本課題將ARM微控制器用于流量測量儀表的研制,拓展了儀表的開發空間,符合嵌入式技術的發展方向。 本文詳細介紹了超聲波時差法流量測量原理及基于LPC2214的超聲波流量計系統設計方案和軟硬件實現方法,并對測時算法進行了詳細討論。通過分析和借鑒國外超聲波流量測量的先進技術和方法,得出了改進的時差法測量方案。系統硬件設計了超聲波發射、接收及放大電路,采用高速模數轉換器數字化接收信號,并對ARM系統電路中的電源電路,存儲器電路,通信接口電路等進行了詳細介紹。系統軟件詳細分析了嵌入式操作系統uClinux的移植方法,給出構建ARM-uClinux平臺的步驟,并基于此平臺,完成了系統軟件設計。測時算法運用數字濾波技術提高信號信噪比,采用方差比檢驗方法和插值算法,提高測時定位精度。 系統設計良好的人機交互界面和通信調試接口,提高了ARM系統的軟件開發調試效率;在保證流量計系統功能的同時,盡量簡化硬件電路設計,降低研制成本,使設計更具合理性。
上傳時間: 2013-04-24
上傳用戶:mosliu
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前,常用的頻率合成技術有直接式頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號,也可以通過改變相位字改變信號的相位,因此也廣泛用于數字通信領域。 本論文是利用FPGA完成一個DDS系統。DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表,然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括:相位累加器,可在時鐘的控制下完成相位的累加(一般由ROM實現);DA轉換電路,將數字形式的幅度碼轉換成模擬信號。 本文根據設計指標,進行了DDS系統分析和設計,包括DDS系統框圖的設計,相位控制字和頻率控字的設計,以及軟件和硬件設計,重點在于利用FPGA改進設計,包括控制系統(頻率控制器和初始相位控制器),尋址系統(相位累加器和數據存儲器),以及轉換系統(D/A轉換器和濾波器)的設計。介紹了利用現場可編程邏輯門陣列(FPGA)實現數控振蕩器(DNO,即DDS)的原理、電路結構,重點介紹了DDS技術在FPGA中的實現方法,給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進行直接數字頻率合成的VHDL源程序。
上傳時間: 2013-04-24
上傳用戶:huangzchytems
在雷達信號偵察中運用寬帶數字接收技術是電子偵察的一個重要發展方向。數字信號處理由于其精度高、靈活性強、以及易于集成等特點而應用廣泛。電子系統數字化的最大障礙是寬帶高速A/D變換器的高速數據流與通用DSP處理能力的不匹配。而FPGA的廣泛應用,為解決上述矛盾提供了一種有效的方法。 本文利用FPGA技術,設計了具備高速信號處理能力的寬帶數字接收機平臺,并提出了數字接收機實現的可行性方法,以及對這些方法的驗證。具體來說就是如何利用單片的FPGA實現對雷達信號并行地實時檢測和參數估計。所做工作主要分為兩大部分: 1、適合于FPGA硬件實現的算法的確定及仿真:對A/D采樣信號采用自相關累加算法進行信號檢測,利用信號的相關性和噪聲的獨立性提高信噪比,通過給出檢測門限來估計信號的起止點。對于常規信號的頻率估計,采用Rife算法。通過Matlab仿真,表明上述算法在運算量和精度方面均有良好性能,適合用作FPGA硬件實現。 2、算法的FPGA硬件實現:針對原算法中極大消耗運算量的相關運算,考慮到FPGA并行處理的特點,將原算法修改為并行相關算法,并加入流水線,這樣處理極大地提高了系統的數據吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開發平臺完成設計,系統測試結果表明,本設計能正常工作,滿足系統設計要求。 文章的最后,結合系統設計給出幾種VHDL優化方法,主要圍繞系統的速度、結構和面積等問題展開討論。
上傳時間: 2013-06-25
上傳用戶:songnanhua