用Verilog 實(shí)現(xiàn)將比特流數(shù)據(jù)轉(zhuǎn)化為SPI協(xié)議數(shù)據(jù)的適配器
標(biāo)簽： Verilog SPI 比特流 數(shù)據(jù)轉(zhuǎn)化
上傳時(shí)間： 2016-10-20
上傳用戶：270189020
MPEG-2是MPEG組織在1994年為了高級工業(yè)標(biāo)準(zhǔn)的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標(biāo)準(zhǔn)，其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標(biāo)準(zhǔn)，也是未來十年影響力最為廣泛的標(biāo)準(zhǔn)之一。 本文以MPEG-2視頻標(biāo)準(zhǔn)為研究內(nèi)容，建立系統(tǒng)級設(shè)計(jì)方案，設(shè)計(jì)FPGA原型芯片，并在FPGA系統(tǒng)中驗(yàn)證視頻解碼芯片的功能。最后在0.18微米工藝下實(shí)現(xiàn)ASIC的前端設(shè)計(jì)。完成的主要工作包括以下幾個(gè)方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計(jì)，采用了自頂而下的設(shè)計(jì)方法，實(shí)現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點(diǎn)，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實(shí)現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實(shí)現(xiàn)了具體模塊的設(shè)計(jì)：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計(jì)中提出了特有的解碼方式；在可變長模塊中的變長數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實(shí)現(xiàn)，大大減少了變長數(shù)據(jù)解碼的時(shí)間；IQ、IDCT模塊采用流水的設(shè)計(jì)方法，減少數(shù)據(jù)計(jì)算的時(shí)間：運(yùn)動(dòng)補(bǔ)償模塊，針對模塊數(shù)據(jù)運(yùn)算量大和訪問幀存儲器頻繁的特點(diǎn)，采用四個(gè)插值單元同時(shí)處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來加快運(yùn)動(dòng)補(bǔ)償速度。 3.根據(jù)視頻解碼的參考軟件，通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗(yàn)證模塊的功能正確性。最后用FPGA開發(fā)板實(shí)現(xiàn)了解碼系統(tǒng)的原型芯片驗(yàn)證，取得了良好的解碼效果。 整個(gè)設(shè)計(jì)采用Verilog HDL語言描述，通過了現(xiàn)場可編程門陣列(FPGA)的原型驗(yàn)證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經(jīng)過實(shí)際視頻碼流測試，本文設(shè)計(jì)可以達(dá)到MPEG-2視頻主類主級的實(shí)時(shí)解碼的技術(shù)要求。
上傳時(shí)間： 2013-07-27
上傳用戶：ice_qi
本文介紹了一個(gè)基于CPLD／FPGA的嵌入式IP核設(shè)計(jì)。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎(chǔ)上，探討了知識產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計(jì)以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的理念并提出了設(shè)計(jì)實(shí)現(xiàn)方法和設(shè)計(jì)實(shí)例。課題的設(shè)計(jì)目標(biāo)為開發(fā)一個(gè)基于CPLD／FPGA的USBIP模塊，實(shí)現(xiàn)開發(fā)板與PC機(jī)之間的USB通信。設(shè)計(jì)過程首先進(jìn)行硬件設(shè)計(jì)，在FPGA開發(fā)板上開發(fā)擴(kuò)展板；其次用ISE開發(fā)軟件進(jìn)行FPGA數(shù)字化設(shè)計(jì)；在軟件開發(fā)完成后，將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上，實(shí)現(xiàn)FPGA開發(fā)板與PC機(jī)之間的通信。 該設(shè)計(jì)具有很高的實(shí)用性，它進(jìn)一步擴(kuò)大了可編程芯片的領(lǐng)地，將復(fù)雜專有芯片擠向高端和超復(fù)雜應(yīng)用；它使得IP資源復(fù)用理念得到更普遍的應(yīng)用；為基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)提供了廣闊的思路。
上傳時(shí)間： 2013-07-05
上傳用戶：隱界最新
研制發(fā)射微小衛(wèi)星，是我國利用空間技術(shù)服務(wù)經(jīng)濟(jì)建設(shè)、造福人類的重要途徑。現(xiàn)代微小衛(wèi)星在短短20年里能取得長足的發(fā)展，主要取決于微小衛(wèi)星自身的一系列特點(diǎn)：重量輕，體積小，成本低，性能高，安全可靠，發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中，由于傳輸信道的多徑和各種噪聲的影響，信號在接收端會引起差錯(cuò)，通過信道編碼環(huán)節(jié)，可對這些不可避免的差錯(cuò)進(jìn)行檢測和糾正。 在微小衛(wèi)星通信鏈路中，信道編碼器的任務(wù)是差錯(cuò)控制。本文采用符合空間數(shù)據(jù)系統(tǒng)咨詢委員會CCSDS標(biāo)準(zhǔn)的鏈接碼進(jìn)行信道編碼，即內(nèi)碼為（2，1，6）的卷積碼，外碼為（255，223）的RS碼，中間進(jìn)行交織操作。其中，里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進(jìn)制BCH碼，是分組碼中糾錯(cuò)能力最強(qiáng)的糾錯(cuò)碼，一次可以糾正多個(gè)突發(fā)錯(cuò)誤，廣泛地用于空間通信中。 本文針對南京航空航天大學(xué)自行研制的微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求，在用SystemView和C語言仿真的基礎(chǔ)上，用硬件描述語言Verilog設(shè)計(jì)了RS（255，223）編碼器和譯碼器，使用Modelsim軟件進(jìn)行了功能仿真，并通過Xilinx公司的軟件ISE對設(shè)計(jì)進(jìn)行綜合、布局布線，最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中，完成了電路的設(shè)計(jì)并實(shí)現(xiàn)了編碼譯碼的功能，表明本文設(shè)計(jì)的信道編解碼器的正確性和實(shí)用性，滿足了微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求。
上傳時(shí)間： 2013-08-01
上傳用戶：lili123
采用現(xiàn)場可編程門陣列(FPGA)可以快速實(shí)現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時(shí)常常需要數(shù)小時(shí)的時(shí)間，以至于許多設(shè)計(jì)者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價(jià)來提高編制速度。電路編制過程中大部分時(shí)間花費(fèi)在布線階段，因此有效的布線算法能極大地減少布線時(shí)間。 許多布線算法已經(jīng)被開發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點(diǎn)：基于SAT的布線算法在可擴(kuò)展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當(dāng)實(shí)際問題具有嚴(yán)格的布線約束條件時(shí)，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動(dòng)態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個(gè)基于SRAM的對稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對象，該模型僅需3個(gè)適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺上運(yùn)行，選擇了美國北卡羅來納州微電子中心的20個(gè)大規(guī)模電路作為基準(zhǔn)，并在布線前采用VPR399對每個(gè)電路都生成30個(gè)布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運(yùn)行。 2、詳細(xì)研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動(dòng)的布線算法PathFinder，一種快速的時(shí)延驅(qū)動(dòng)的布線算法VPR430和一種協(xié)商A
上傳時(shí)間： 2013-05-18
上傳用戶：ukuk
Spartan-3AN 器件帶有可以用于儲存配置數(shù)據(jù)的片上Flash 存儲器。如果在您的設(shè)計(jì)中Flash 存儲器沒有與外部相連，那么Flash 存儲器無法從I/O 引腳讀取數(shù)據(jù)。由于Flash 存儲器在FPGA 內(nèi)部，因此配置過程中Spartan-3AN 器件比特流處于隱藏狀態(tài)。這一配置成了設(shè)計(jì)安全的起點(diǎn)，因?yàn)闊o法直接從Flash 存儲器拷貝設(shè)計(jì)。
上傳時(shí)間： 2013-11-04
上傳用戶：sammi
同軸電纜知識介紹一、概述1、基帶同軸電纜同軸電纜以硬銅線為芯,外包一層絕緣材料。這層絕緣材料用密織的網(wǎng)狀導(dǎo)體環(huán)繞,網(wǎng)外又覆蓋一層保護(hù)性材料。有兩種廣泛使用的同軸電纜。一種是50歐姆電纜,用于數(shù)字傳輸,由于多用于基帶傳輸,也叫基帶同軸電纜;另一種是75歐姆電纜,用于模擬傳輸,即下一節(jié)要講的寬帶同軸電纜。這種區(qū)別是由歷史原因造成的,而不是由于技術(shù)原因或生產(chǎn)廠家。同軸電纜的這種結(jié)構(gòu),使它具有高帶寬和極好的噪聲抑制特性。同軸電纜的帶寬取決于電纜長度。1km的電纜可以達(dá)到1Gb/s~2Gb/s的數(shù)據(jù)傳輸速率。還可以使用更長的電纜,但是傳輸率要降低或使用中間放大器。目前,同軸電纜大量被光纖取代,但仍廣泛應(yīng)用于有線電視和某些局域網(wǎng)。2、寬帶同軸電纜使用有限電視電纜進(jìn)行模擬信號傳輸?shù)耐S電纜系統(tǒng)被稱為寬帶同軸電纜。“寬帶”這個(gè)詞來源于電話業(yè),指比4kHz寬的頻帶。然而在計(jì)算機(jī)網(wǎng)絡(luò)中,“寬帶電纜”卻指任何使用模擬信號進(jìn)行傳輸?shù)碾娎|網(wǎng)。由于寬帶網(wǎng)使用標(biāo)準(zhǔn)的有線電視技術(shù),可使用的頻帶高達(dá)300MHz（常常到450MHz）;由于使用模擬信號,需要在接口處安放一個(gè)電子設(shè)備,用以把進(jìn)入網(wǎng)絡(luò)的比特流轉(zhuǎn)換為模擬信號,并把網(wǎng)絡(luò)輸出的信號再轉(zhuǎn)換成比特流。寬帶系統(tǒng)又分為多個(gè)信道,電視廣播通常占用6MHz信道。每個(gè)信道可用于模擬電視、CD質(zhì)量聲音(1.4Mb/s)或3Mb/s的數(shù)字比特流。電視和數(shù)據(jù)可在一條電纜上混合傳輸。寬帶系統(tǒng)和基帶系統(tǒng)的一個(gè)主要區(qū)別是：寬帶系統(tǒng)由于覆蓋的區(qū)域廣,因此,需要模擬放大器周期性地加強(qiáng)信號。這些放大器僅能單向傳輸信號,因此,如果計(jì)算機(jī)間有放大器,則報(bào)文分組就不能在計(jì)算機(jī)間逆向傳輸。為了解決這個(gè)問題,人們已經(jīng)開發(fā)了兩種類型的寬帶系統(tǒng)：雙纜系統(tǒng)和單纜系統(tǒng)。 1)雙纜系統(tǒng)雙纜系統(tǒng)有兩條并排鋪設(shè)的完全相同的電纜。為了傳輸數(shù)據(jù),計(jì)算機(jī)通過電纜1將數(shù)據(jù)傳輸?shù)诫娎|數(shù)根部的設(shè)備,即頂端器(head-end),隨后頂端器通過電纜2將信號沿電纜數(shù)往下傳輸。所有的計(jì)算機(jī)都通過電纜1發(fā)送,通過電纜2接收。2)單纜系統(tǒng)另一種方案是在每根電纜上為內(nèi)、外通信分配不同的頻段。低頻段用于計(jì)算機(jī)到頂端器的通信,頂端器收到的信號移到高頻段,向計(jì)算機(jī)廣播。在子分段(subsplit)系統(tǒng)中,5MHz~30MHz頻段用于內(nèi)向通信,40MHz~300MHz頻段用于外向通信。在中分(midsplit)系統(tǒng)中,內(nèi)向頻段是5MHz~116MHz,而外向頻段為168MHz~300MHz。這一選擇是由歷史的原因造成的。3)寬帶系統(tǒng)有很多種使用方式在一對計(jì)算機(jī)間可以分配專用的永久性信道;另一些計(jì)算機(jī)可以通過控制信道,申請建立一個(gè)臨時(shí)信道,然后切換到申請到的信道頻率;還可以讓所有的計(jì)算機(jī)共用一條或一組信道。從技術(shù)上講,寬帶電纜在發(fā)送數(shù)字?jǐn)?shù)據(jù)上比基帶（即單一信道）電纜差,但它的優(yōu)點(diǎn)是已被廣泛安裝。
標(biāo)簽： 同軸電纜
上傳時(shí)間： 2013-10-18
上傳用戶：段璇琮*
Spartan-3AN 器件帶有可以用于儲存配置數(shù)據(jù)的片上Flash 存儲器。如果在您的設(shè)計(jì)中Flash 存儲器沒有與外部相連，那么Flash 存儲器無法從I/O 引腳讀取數(shù)據(jù)。由于Flash 存儲器在FPGA 內(nèi)部，因此配置過程中Spartan-3AN 器件比特流處于隱藏狀態(tài)。這一配置成了設(shè)計(jì)安全的起點(diǎn)，因?yàn)闊o法直接從Flash 存儲器拷貝設(shè)計(jì)。
上傳時(shí)間： 2013-10-31
上傳用戶：R50974
libogg包括ogg庫文件，為需要讀寫ogg格式的比特流提供函數(shù)，這對于創(chuàng)建(編碼) 或者播放(解碼)一個(gè)單一的物理比特流很有用。一般linux系統(tǒng)中是又該庫的，但用于嵌入式板上需要自己交叉編譯。
上傳時(shí)間： 2014-12-02
上傳用戶：xinyuzhiqiwuwu
264的播放器，能夠播放JM比特流的數(shù)據(jù)。具有非常高的參考價(jià)值
上傳時(shí)間： 2013-12-10
上傳用戶：l254587896
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<nav id="akwww"></nav> <rt id="akwww"></rt>