隨著嵌入式系統以及流媒體技術的快速發展，基于嵌入式系統實現可視電話、視頻點播、視頻會議等功能已經成為當前的熱點研究領域。這樣的系統通常具有小型化、低功耗、低成本、穩定可靠、便于攜帶等特點。 本文旨在研究流媒體以及嵌入式系統的相關技術，基于ARM9處理器平臺實現一種基于嵌入式系統的流媒體播放器。該播放器的硬件平臺以32位高性能ARM9處理器為核心進行規劃，在此基礎上，采用嵌入式Linux操作系統、MPEG-4視頻解碼技術和流媒體網絡傳輸技術進行設計。 本文的主要貢獻體現在以下六個方面： l、分析嵌入式流媒體播放器的功能需求和技術特點，對嵌入式流媒體播放器的總體實現方案進行設計。 2、研究嵌入式Linux系統設計方法，基于ARM處理器平臺構建嵌入式Linux操作系統。這部分的工作包括嵌入式BootLoader的移植、Linux內核的配置與編譯以及根文件系統的創建。 3、研究MPEG-4視頻壓縮標準，基于ARM-Linux系統平臺移植MPEG-4視頻解碼器。 4、研究ARM體系結構以及基于ARM平臺的嵌入式軟件優化方法，對所移植的MPEG-4視頻解碼器進行平臺相關優化。 5、研究視頻通信中的錯誤隱藏技術，針對錯誤隱藏過程中傳統邊界匹配算法對邊緣匹配的局限性，提出了一種改進的基于時域與空域平滑性的邊界匹配算法。 6、研究流媒體網絡傳輸的相關技術協議，基于RTSP/RTP/RTCP協議實現了一個基本的MPEG-4視頻流實時傳輸系統。
上傳時間： 2013-05-16
上傳用戶：a937518043
遙感圖像在人類生活和軍事領域的應用日益廣泛，適合各種要求的遙感圖像編碼技術具有重要的現實意義。基于小波變換的內嵌編碼技術已成為當前靜止圖像編碼領域的主流，其中就包括基于分層樹集合分割排序(Set Partitioning inHierarchical Trees，SPIHT)的內嵌編碼算法。這種算法具有碼流可隨機獲取以及良好的恢復圖像質量等特性，因此成為實際應用中首選算法。隨著對圖像編碼技術需求的不斷增長，尤其是在軍事應用領域如衛星偵察等方面，這種編碼算法亟待轉換為可應用的硬件編碼器。 在靜止圖像編碼領域，高性能的圖像編碼器設計一直是相關研究人員不懈追求的目標。本文針對靜止圖像編碼器的設計作了深入研究，并致力于高性能的圖像編碼算法實現結構的研究，提出了具有創新性的降低計算量、存儲量，提高壓縮性能的算法實現結構，并成功應用于圖像編碼硬件系統中。這個方案還支持壓縮比在線可調，即在不改變硬件框架的條件下可按用戶要求實現16倍到2倍的壓縮，以適應不同的應用需求。本文所做的工作包括了兩個部分。 1．一種基于行的實時提升小波變換實現結構：該結構同時處理行變換和列變換，并且在圖像邊界采用對稱擴展輸出邊界數據，使得圖像小波變換時間與傳統的小波變換相比提高了將近2.6倍，提高了硬件系統的實時性。該結構還合理地利用和調度內部緩沖器，不需要外部緩沖器，大大降低了硬件系統對存儲器的要求。 2．一種采用左遍歷的比特平面并行SPIHT編碼結構：在該編碼結構中，空間定位生成樹采用深度優先遍歷方式，比特平面同時處理極大地提高了編碼速度。
上傳時間： 2013-06-17
上傳用戶：abc123456.
在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。
上傳時間： 2013-06-10
上傳用戶：01010101
LED恒流驅動器的幾種類型:
上傳時間： 2013-06-22
上傳用戶：lrx1992
此電路為05年參加全國大學生電子賽數控恒流源中壓控電流源部分的電路圖,輸出電流可在0-2000mA之間可調.
標簽： 壓控恒流源
上傳時間： 2013-06-10
上傳用戶：boyaboy
基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數據，具備良好的兼容性和通用性。 由于非線性和不穩定性的存在，高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩定的高階高精度調制器的設計流程；并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明，與其他常見的∑-△調制器實現結構相比，本方案具有結構簡單、運算單元少等優點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變為功耗更低的3階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
可調恒壓恒流維修電源制作，適合一般初學者制作使用
上傳時間： 2013-05-21
上傳用戶：xhz1993
CCSDS組織(空間數據系統咨詢委員會)于2005年公布了新的圖像壓縮標準，該標準算法采用基于小波變換的比特平面編碼方法，支持無損有損壓縮編碼和精確碼率控制并具有較好的抗誤碼能力和非常高的圖像壓縮性能，能滿足實際應用中的多種需求。同時該算法具有較低的算法復雜度，易于低功耗硬件實現，并且對航天圖像具有較高的適應性，因此，在航天應用方面具有廣闊的前景。 本論文主要針對CCSDS圖像壓縮算法的FPGA硬件實現，在有限的硬件資源下，提出高速高效的CCSDS圖像壓縮編碼器設計方案并在已有的FPGA硬件平臺上加以實現。本文首先對CCSDS圖像壓縮算法的編碼原理進行詳細介紹；然后提出DWT、BPE和碼流組織這三大模塊的并行化硬件實現方案，并給出了進行批量仿真測試的仿真平臺設計方案。最后在Xilinx VIRTEX-II FPGA平臺上經過成功驗證，測試結果表明系統各項技術指標可滿足星載圖像壓縮的要求。
上傳時間： 2013-06-13
上傳用戶：wanghui2438
·H.264 RTSP 串流 (live 555) 視窗版本 (THE Makefile had modified for VC 2008 BUILD)
上傳時間： 2013-04-24
上傳用戶：asddsd
·微機反時限過流保護算法及其DSP實現
上傳時間： 2013-07-28
上傳用戶：LSPSL
