自己寫一個(gè)語(yǔ)言分析解釋器，開(kāi)發(fā)環(huán)境visual c++ 6.0
標(biāo)簽： 分
上傳時(shí)間： 2014-01-21
上傳用戶：alan-ee
藍(lán)芽電話簿範(fàn)本，使用CSR晶片開(kāi)發(fā)，包括伺服及客戶端應(yīng)用。
標(biāo)簽：
上傳時(shí)間： 2013-12-23
上傳用戶：liuchee
dm270 source code ，這是會(huì)動(dòng)的程式 事由我們自己開(kāi)發(fā)的請(qǐng)享用
上傳時(shí)間： 2013-12-14
上傳用戶：維子哥哥
在嵌入系統(tǒng)中將系統(tǒng)從IDLE喚起，開(kāi)發(fā)環(huán)境為EVC
上傳時(shí)間： 2014-01-24
上傳用戶：ecooo
1 C 語(yǔ)語(yǔ)語(yǔ)言言言 簡(jiǎn)簡(jiǎn)簡(jiǎn)介介介 5 1.1 C 語(yǔ)言 歷史 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 1.2 程 式 語(yǔ)言 分類 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 1.3 程 式 撰 寫步 驟 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2 vi 編編編 輯輯輯 器器器 9 2.1 vi 與 vim . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2.2 vi 的使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2.3 vim 的額外功能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 2.4 vi 實(shí) 機(jī)練習(xí) 題 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 3 程程程 式式式開(kāi)開(kāi)開(kāi)發(fā)發(fā)發(fā)環(huán)環(huán)環(huán) 境境境 23 3.1 編譯器 gcc . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 3.2 撰 寫第一 支程 式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
上傳時(shí)間： 2015-03-16
上傳用戶：十字騎士
Boost C++ Libraries Free peer-reviewed portable C++ source libraries Boost C++ Libraries 基本上是一個(gè)免費(fèi)的 C++ 的跨平臺(tái)函式庫(kù)集合，基本上應(yīng)該可以把它視為 C++ STL 的功能再延伸；他最大的特色在於他是一個(gè)經(jīng)過(guò)「同行評(píng)審」（peer review，可參考維基百科）、開(kāi)放原始碼的函式庫(kù)，而且有許多 Boost 的函式庫(kù)是由 C++ 標(biāo)準(zhǔn)委員會(huì)的人開(kāi)發(fā)的，同時(shí)部分函式庫(kù)的功能也已經(jīng)成為 C++ TR1 (Technical Report 1，參考維基百科)、TR2、或是 C++ 0x 的標(biāo)準(zhǔn)了。 它的官方網(wǎng)站是：http://www.boost.org/，包含了 104 個(gè)不同的 library；由於他提供的函式庫(kù)非常地多，的內(nèi)容也非常地多元，根據(jù)官方的分類，大致上可以分為下面這二十類： 字串和文字處理（String and text processing） 容器（Containers） Iterators 演算法（Algorithms） Function objects and higher-order programming 泛型（Generic Programming） Template Metaprogramming Preprocessor Metaprogramming Concurrent Programming 數(shù)學(xué)與數(shù)字（Math and numerics） 正確性與測(cè)試（Correctness and testing） 資料結(jié)構(gòu)（Data structures） 影像處理（Image processing） 輸入、輸出（Input/Output） Inter-language support 記憶體（Memory） 語(yǔ)法分析（Parsing） 程式介面（Programming Interfaces） 其他雜項(xiàng) Broken compiler workarounds 其中每一個(gè)分類，又都包含了一個(gè)或多個(gè)函式庫(kù)，可以說(shuō)是功能相當(dāng)豐富。
標(biāo)簽： Boost C++ Libraries
上傳時(shí)間： 2015-05-15
上傳用戶：fangfeng
一個(gè)用vhdl編程的軟件可以學(xué)習(xí)一下。這個(gè)軟件很不錯(cuò)
標(biāo)簽： xilinx ISE設(shè)計(jì)開(kāi)發(fā)套件
上傳時(shí)間： 2015-05-25
上傳用戶：impossiblexu
本文主要介紹如何在Vivado設(shè)計(jì)套件中進(jìn)行時(shí)序約束，原文出自Xilinx中文社區(qū)。 Vivado軟件相比于ISE的一大轉(zhuǎn)變就是約束文件，ISE軟件支持的是UCF(User Constraints File)，而Vivado軟件轉(zhuǎn)換到了XDC(Xilinx Design Constraints)。XDC主要基于SDC(Synopsys Design Constraints)標(biāo)準(zhǔn)，另外集成了Xilinx的一些約束標(biāo)準(zhǔn)，可以說(shuō)這一轉(zhuǎn)變是Xilinx向業(yè)界標(biāo)準(zhǔn)的靠攏。Altera從TimeQuest開(kāi)始就一直使用SDC標(biāo)準(zhǔn)，這一改變，相信對(duì)于很多工程師來(lái)說(shuō)是好事，兩個(gè)平臺(tái)之間的轉(zhuǎn)換會(huì)更加容易些。
標(biāo)簽： VIVADO 集成開(kāi)發(fā)環(huán)境 時(shí)序約束
上傳時(shí)間： 2018-07-13
上傳用戶：yalsim
可以開(kāi)發(fā)類似fillzip,cuteftp等FTP工具
上傳時(shí)間： 2018-08-29
上傳用戶：Flyger
FPGA開(kāi)發(fā)全攻略(下冊(cè)) 如何克服 FPGA I/O 引腳分配挑戰(zhàn) 作者：Brian Jackson 產(chǎn)品營(yíng)銷經(jīng)理Xilinx, Inc. brian.jackson@xilinx.com 對(duì)于需要在 PCB 板上使用大規(guī)模 FPGA 器件的設(shè)計(jì)人員來(lái)說(shuō)，I/O 引腳分配是必須面對(duì)的眾多挑戰(zhàn)之一。 由于眾多原因，許多設(shè)計(jì)人員發(fā)表為大型 FPGA 器件和高級(jí) BGA 封裝確定 I/O 引腳配置或布局方案越來(lái)越困難。 但是組合運(yùn)用多種智能 I/O 規(guī)劃工具，能夠使引腳分配過(guò)程變得更輕松。 在 PCB 上定義 FPGA 器件的 I/O 引腳布局是一項(xiàng)艱巨的設(shè)計(jì)挑戰(zhàn)，即可能幫助設(shè)計(jì)快速完成，也有可能造 成設(shè)計(jì)失敗。 在此過(guò)程中必須平衡 FPGA 和 PCB 兩方面的要求，同時(shí)還要并行完成兩者的設(shè)計(jì)。 如果僅僅針 對(duì) PCB 或 FPGA 進(jìn)行引腳布局優(yōu)化，那么可能在另一方面引起設(shè)計(jì)問(wèn)題。 為了解引腳分配所引起的后果，需要以可視化形式顯示出 PCB 布局和 FPGA 物理器件引腳，以及內(nèi)部 FPGA I/O 點(diǎn)和相關(guān)資源。 不幸的是，到今天為止還沒(méi)有單個(gè)工具或方法能夠同時(shí)滿足所有這些協(xié)同設(shè)計(jì)需求。 然而，可以結(jié)合不同的技術(shù)和策略來(lái)優(yōu)化引腳規(guī)劃流程并積極采用 Xilinx? PinAhead 技術(shù)等新協(xié)同設(shè)計(jì)工 具來(lái)發(fā)展出一套有效的引腳分配和布局方法。 賽靈思公司在 ISE? 軟件設(shè)計(jì)套件 10.1 版中包含了 PinAhead。 賽靈思公司開(kāi)發(fā)了一種規(guī)則驅(qū)動(dòng)的方法。首先根據(jù) PCB 和 FPGA 設(shè)計(jì)要求定義一套初始引腳布局，這樣利 用與最終版本非常接近的引腳布局設(shè)計(jì)小組就可以盡可能早地開(kāi)始各自的設(shè)計(jì)流程。 如果在設(shè)計(jì)流程的后期由 于 PCB 布線或內(nèi)部 FPGA 性能問(wèn)題而需要進(jìn)行調(diào)整，在采用這一方法晨這些問(wèn)題通常也已經(jīng)局部化了，只需要 在 PCB 或 FPGA 設(shè)計(jì)中進(jìn)行很小的設(shè)計(jì)修改。
標(biāo)簽： FPGA開(kāi)發(fā)全攻略
上傳時(shí)間： 2022-03-28
上傳用戶：默默
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
