亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

xilinx ISE設(shè)計開發(fā)套件

  • 電子鐘

    電子鐘，實現自動計時。proteus開發

    標簽：

    上傳時間： 2014-01-24

    上傳用戶：ljt101007

  • 基于FPGA的浮點運算器設計.rar

    隨著電子工業應用領域需求的增長，要實現復雜程度較高的數字電子系統，對數據處理能力提出越來越高的要求。定點運算已經很難滿足高性能數字系統的需要，而浮點數相對于定點數，具有表述范圍寬，有效精度高等優點，在航空航天、遙感、機器人技術以及涉及指數運算和信號處理等領域有著廣泛的應用。對浮點運算的要求主要體現在兩個方面：一是速度，即如何快速有效的完成浮點運算；二是精度，即浮點運算能夠提供多少位的有效數字。 計算機性價比的提高以及可編程邏輯器件的出現，對傳統的數字電子系統設計方法進行了變革。FPGA(Field Programmable Gate Array，現場可編程門陣列)讓設計師通過設計芯片來實現電子系統的功能，將傳統的固件選用及電路板設計工作放在芯片設計中進行。FPGA可以完成極其復雜的時序與組合邏輯電路功能，適用于高速、高密度，如運算器、數字濾波器、二維卷積器等具有復雜算法的邏輯單元和信號處理單元的邏輯設計領域。 鑒于FPGA技術的特點和浮點運算的廣泛應用，本文基于FPGA將浮點運算結合實際應用設計一個觸摸式浮點計算器，主要目的是通過VHDL語言編程來實現浮點數的加減、乘除和開方等基本運算功能。 (1)給出系統的整體框架設計和各模塊的實現，包括芯片的選擇、各模塊之間的時序以及控制、每個運算模塊詳細的工作原理和算法設計流程； (2)通過VHDL語言編程來實現浮點數的加減、乘除和開方等基本運算功能； (3)在Xilinx ISE環境下，對系統的主要模塊進行開發設計及功能仿真，驗證了基于FPGA的浮點運算。

    標簽： FPGA 浮點運算器

    上傳時間： 2013-04-24

    上傳用戶：咔樂塢

  • PSLIB21

    pb開發soket所需要的一個關鍵動態庫，我找了很久的，現在份享一下-pb socket dll

    標簽： PSLIB 21

    上傳時間： 2013-04-24

    上傳用戶：refent

  • 基于FPGA的PCI總線接口設計

    本文研究的主要內容是應用可編程器件FPGA來作PCI總線從模塊設計.文中首先分析了可編程器件在PCI總線產品設計中的可行性和應用前景,接著對PCI總線協議作了一個系統的介紹,然后分析了PCI總線從模塊接口電路的結構,提出了子電路模塊的具體實現方案,最后在Xilinx ISE開發環境下采用Xilinx公司生產Spartan2E系列的器件XC2S300E來設計接口電路.并設計了驗證電路板,在PC機主板上對設計進行功能驗證,驗證結果表明設計正確,達到了設計要求.為今后對PCI總線接口進一步的研究奠定了基礎.

    標簽： FPGA PCI 總線 接口設計

    上傳時間： 2013-04-24

    上傳用戶：gxohao

  • XILINX.EDK.V7.1.rar

    Xilinx EDK是一個囊括所有用于設計嵌入式編程系統的解決方案。這個預配置的套件包括了Platform Studio工具以及您用嵌入式IBM PowerPC? 硬件處理器核和/或Xilinx MicroBlaze?軟處理器核進行Xilinx平臺FPGA設計時所需的技術文檔和IP.

    標簽： XILINX EDK

    上傳時間： 2013-06-07

    上傳用戶：lvzhr

  • 四路同步數據采集和處理系統的設計

    數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一。常用的實現高速數字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現能力強、速度快、設計靈活性好等眾多優點，尤其在并行信號處理能力方面比DSP更具優勢。在信號處理領域，經常需要對多路信號進行采集和實時處理，為解決這一問題，本文設計了基于FPGA的數據采集和處理系統。 本文首先介紹數字信號處理系統的組成和數字信號處理的優點，然后通過FFT算法的比較選擇和硬件實現方案的比較選擇，進行總體方案的設計。在硬件方面，特別討論了信號調理模塊、模數轉換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現方法。信號處理單元的設計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設計了時鐘產生模塊、數據滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設計，并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證，達到技術指標要求。

    標簽： 同步數據采集 處理系統

    上傳時間： 2013-07-07

    上傳用戶：小火車啦啦啦

  • ispLEVER Classic0

    在為所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 產品系列提供全面生產支持的同時，ISE 12 版本作為業界唯一一款領域專用設計套件，不斷發展和演進，可以為邏輯、數字信號處理(DSP)、嵌入式處理以及系統級設計提供互操作性設計流程和工具配置。此外，賽靈思還在 ISE 12 套件中采用了大量軟件基礎架構，并改進了設計方法，從而不僅可縮短運行時間，提高系統集成度，而且還能在最新一代器件產品系列和目標設計平臺上擴展 IP 互操作性

    標簽： ispLEVER Classic0

    上傳時間： 2013-07-26

    上傳用戶：青春給了作業95

  • ispLEVER2

    ispLEVER2.0是一套完整的EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設計的數字電子系統進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖件。軟件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xilinx.ISE.Design.Suite（北京市電子設計競賽指定軟件）

    標簽： ispLEVER2

    上傳時間： 2013-04-24

    上傳用戶：weddps

  • ISE開發環境學習指南

    ISE開發環境學習指南，ISE套件的介紹與安裝，ISE基本功能介紹和應用

    標簽： ISE 開發環境

    上傳時間： 2013-06-11

    上傳用戶：lingzhichao

  • 在文件夾YL2440_CPLD中有做好的CPLD工程

    在文件夾YL2440_CPLD中有做好的CPLD工程,請用Xilinx ISE 6.2打開.

    標簽： CPLD 2440 YL 工程

    上傳時間： 2013-08-26

    上傳用戶：cainaifa

主站蜘蛛池模板： 通江县| 商南县| 大余县| 水城县| 淮滨县| 新乐市| 兴山县| 新乐市| 宁波市| 万安县| 卫辉市| 德保县| 云阳县| 泸水县| 巩留县| 阿鲁科尔沁旗| 治多县| 新干县| 山东省| 镇赉县| 晴隆县| 星座| 颍上县| 利川市| 疏勒县| 定日县| 云南省| 平罗县| 梅州市| 锡林郭勒盟| 景宁| 丰镇市| 湟源县| 安吉县| 赫章县| 林芝县| 五河县| 宜兴市| 淄博市| 哈尔滨市| 太保市|