實現卡洛圖的自動化簡功能，最大字符為4個，即對于一個4 x4的數，將其中可以合并的1化簡，得出最簡和最優的結果，與手工化簡結果一致
標簽： 自動化
上傳時間： 2013-12-20
上傳用戶：lvzhr
設f(x)=1+x+x2+x5+x27，試分別寫出實現下列移位寄存器的程序： 以f(x)為聯接多項式的DSR； 以f(x)為聯接多項式的LFSR。 可供選擇的聯接多項式： f1(x)=1+x+x4+x6+x30； f2(x)=1+ x3+ x31； f3(x)=1+ x6+ x31； f4(x)=1+ x7+ x31； f5(x)=1+ x13+ x31；
標簽： 27
上傳時間： 2015-07-13
上傳用戶：xiaodu1124
（1）利用多項式擬合的兩個模塊程序求解下題： 給出 x、y的觀測值列表如下： x 0 1 2 3 4 5 y 2.08 7.68 13.8 27.1 40.8 61.2 試利用二次多項式y=a0+a1x+a2x2進行曲線擬合。 （1）多項式擬合方法：假設我們收集到兩個相關變量x、y的n對觀測值列表： x x0 x1 x2 x3 x4 x5 y y0 y1 y2 y3 y4 y5 我們希望用m+1個基函數w0(x),w1(x),…,wm(x)的一個線形組合 y=a0w0(x)+a1w1(x)+…+amwm(x) 來近似的表達x、y間的函數關系，我們把幾對測量值分別代入上式中，就可以得到一個線形方程組： a0w0(x0)+a1w1(x0)+…+amwm(x0)=y0 a0w0(x1)+a1w1(x1)+…+amwm(x1)=y1 … … a0w0(xn)+a1w1(xn)+…+amwm(xn)=yn 只需要求出該線形方程組的最小二乘解，就能得到所構造的的多項式的系數，從而解決問題。
上傳時間： 2016-02-07
上傳用戶：爺的氣質
KX_DVP3F型FPGA應用板/開發板（全套）包括： CycloneII系列FPGA EP2C8Q208C8 40萬們，含20M-270MHz鎖相環2個。 RS232串行接口；VGA視頻口 高速SRAM 512KB。可用于語音處理，NiosII運行等。 配置Flash EPCS2， 10萬次燒寫周期 。 isp單片機T89S8253：MCS51兼容單片機，12KB在系統可編程Flash ROM，10萬次燒 寫周期；2KB在系統可編程EEPROM，10萬次燒寫周期；2.7V-5.5V工作電壓；0-24MHz 工作時鐘； 2數碼管顯示器、20MHz時鐘源（可通過FPGA中的鎖相環倍頻）； 液晶顯示屏（20字x4行）； 工作電源5V、3.3V、1.2V混合電壓源，良好電磁兼容性主板。 配套示例程序、資料、編程軟件光盤等。 4x4鍵盤，4普通按鍵，8可鎖按鍵，8發光管 BlasterMV編程下載器和并口通信線，可完成FPGA編程下載和isp單片機的編程。KX_DV3F開發板的源程序
標簽： FPGA CycloneII KX_DVP 61592
上傳時間： 2014-01-08
上傳用戶：aa17807091
先用C-均值聚類算法程序，并用下列數據進行聚類分析。在確認編程正確后，采用蔡云龍書的附錄B中表1的Iris數據進行聚類。然后使用近鄰法的快速算法找出待分樣本X（設X樣本的4個分量x1=x2=x3=x4=6；子集數l=3）的最近鄰節點和3-近鄰節點及X與它們之間的距離。
上傳時間： 2014-01-23
上傳用戶：frank1234
1. Scope ......................................................................................................................................................................... 12. DDR4 SDRAM Package Pinout and Addressing ....................................................................................................... 22.1 DDR4 SDRAM Row for x4,X8 and X16 ................................................................................................................22.2 DDR4 SDRAM Ball Pitch........................................................................................................................................22.3 DDR4 SDRAM Columns for x4,X8 and X16 ..........................................................................................................22.4 DDR4 SDRAM x4/8 Ballout using MO-207......................................................................................................... 22.5 DDR4 SDRAM X16 Ballout using MO-207.............................................................................................................32.6 Pinout Description ..................................................................................................................................................52.7 DDR4 SDRAM Addressing.....................................................................................................................................73. Functional Description ...............................................................................................................................................83.1 Simplified State Diagram ....................................................................................................................................83.2 Basic Functionality..................................................................................................................................................93.3 RESET and Initialization Procedure .....................................................................................................................103.3.1 Power-up Initialization Sequence .............................................................................................................103.3.2 Reset Initialization with Stable Power ......................................................................................................113.4 Register Definition ................................................................................................................................................123.4.1 Programming the mode registers .............................................................................................................123.5 Mode Register ......................................................................................................................................................134. DDR4 SDRAM Command Description and Operation ............................................................................................. 244.1 Command Truth Table ..........................................................................................................................................244.2 CKE Truth Table ...................................................................................................................................................254.3 Burst Length, Type and Order ..............................................................................................................................264.3.1 BL8 Burst order with CRC Enabled .........................................................................................................264.4 DLL-off Mode & DLL on/off Switching procedure ................................................................................................274.4.1 DLL on/off switching procedure ...............................................................................................................274.4.2 DLL “on” to DLL “off” Procedure ..............................................................................................................274.4.3 DLL “off” to DLL “on” Procedure ..............................................................................................................284.5 DLL-off Mode........................................................................................................................................................294.6 Input Clock Frequency Change ............................................................................................................................304.7 Write Leveling.......................................................................................................................................................314.7.1 DRAM setting for write leveling & DRAM termination function in that mode ............................................324.7.2 Procedure Description .............................................................................................................................334.7.3 Write Leveling Mode Exit .........................................................................................................................34
標簽： DDR4
上傳時間： 2022-01-09
上傳用戶：
PCB電路如微帶電路有較為顯著的介質和輻射損耗，而傳統金屬波導雖然損耗低、信號干擾小，但其結構很難做到小型化和集成。因此這兩種結構不適用于要求低功耗且空間尺寸受限的移動終端。采用基片集成波導（SIW）可同時降低損耗和增加可集成性，其兼備了金屬波導和平面電路的優良屬性，是未來5G毫米波終端應用場景最佳的選項之一。本文的主要內容包括：對SIw、波柬掃描陣、縫隙天線陣和Butler知陣多波束饋電網絡等基本原理進行了簡要的回顧。此四方面的知識是本文所有設計的理論支撐。系統梳理了siw.縫隙天線陣的設計步驟和Butler矩陣饋電網絡的分析方法。提出了將4 x4 Butler矩陣多波束饋電網絡用于木來5G終端天線的設計以實現多波束寬角度高增益信號覆蓋、本文選擇采用了多被束方案，并結合了sG移動終端設計了適用于5G終端的4x4 Buter矩陣多波束饋電網絡和縫隙天線陣，加工測試表明多波束方案基本可滿足未來5G終端天線的要求。在傳統4x4 Butler的基礎上，提出和設計了一款改進型的4x4 SIW Butler矩陣。從理論上驗證了方案的可行性且推導了各個器件須滿足的條件。新設計的Butler矩陣其核心是將移相器歸入到3dB定向耦合器的設計中。仿真和測試結果表明，改進型的4x4 SIW Butler矩陣不僅擁有更好的輸出幅相平坦度還具有比傳統4x4 SIW Butler矩陣更高的設計靈活性。設計了一款3x3 SIw Butler矩陣。首先給出了該款矩陣的設計思路來源，然后從原理上驗證了此矩陣設計的可行性和詳細地推導出了3x3 Butler短陣的結構和器件參數。仿真和結果表明，該型Butler矩陣比4×4 SIW Butler矩陣尺寸更小、結構更簡單，但具有和4×4 SIW Buter矩陣相當的增益值和波束覆蓋范圍。
上傳時間： 2022-06-20
上傳用戶：
