本原碼是基于verilog HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。
標簽： Verilog FPGA HDL 語言
上傳時間： 2015-08-04
上傳用戶：15071087253
本原碼是基于verilog HDL語言編寫的，實現了SPI接口設計，可以應用于FPGA,實現SPI協議的接口設計.在MAXII編譯成功,用Modelsim SE 6仿真成功.
標簽： Verilog HDL 語言 編寫
上傳用戶：mikesering
本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.
標簽： verilog 加法器 HDL 進位
上傳時間： 2013-12-17
上傳用戶：ynwbosss
verilog HDL原碼 一種簡單的同步FIFO原碼，可以被綜合
標簽： verilog FIFO HDL
上傳時間： 2013-12-28
上傳用戶：qwe1234
advanced digital design with the verilog HDL
標簽： advanced digital verilog design
上傳時間： 2013-12-15
上傳用戶：爺的氣質
verilog HDL實現先進先出棧，不含測試文件
標簽： verilog HDL 棧
上傳時間： 2015-08-20
上傳用戶：rocwangdp
verilog HDL是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數字系統建模，想學習的這個資料對你有用。
標簽： Verilog HDL 硬件描述語言
上傳時間： 2015-09-02
上傳用戶：zhaoq123
verilog HDL硬件描述語言，徐振林編著。pdf格式。
上傳時間： 2014-12-04
上傳用戶：tianyi223
verilog HDL 編寫的PWM，是初學CPLD者入門Z資源，epm7128stc100-10
標簽： verilog HDL PWM 編寫
上傳時間： 2015-09-05
上傳用戶：gdgzhym
verilog HDL硬件描述語言 01簡介.PDF 02HDL指南.PDF 03語言要素.PDF 04表達式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數據流模型化.PDF 08行為建模.PDF 09結構建模.PDF 10其它論題.PDF 11驗證.PDF 12建模實例.PDF 13語法參考.PDF
標簽： HDL Verilog 模型
上傳用戶：Andy123456
蟲蟲下載站版權所有 京ICP備2021023401號-1
