本白皮書(shū)介紹 stratix V FPGA 是怎樣幫助用戶提高帶寬同時(shí)保持其成本和功耗預(yù)算不變。在工藝方法基礎(chǔ)上，Altera 利用 FPGA 創(chuàng)新技術(shù)超越了摩爾定律，滿足更大的帶寬要求，以及成本和功耗預(yù)算。Altera stratix ® V FPGA 通過(guò) 28-Gbps 高功效收發(fā)器突破了帶寬限制，支持用戶使用嵌入式 HardCopy ®模塊將更多的設(shè)計(jì)集成到單片F(xiàn)PGA中，部分重新配置功能還提高了靈活性。
標(biāo)簽： stratix FPGA 28 創(chuàng)新技術(shù)
上傳時(shí)間： 2013-10-30
上傳用戶：luke5347
本資料是關(guān)于Altera公司 stratix V GX FPGA開(kāi)發(fā)板電路圖的資料。資料包括開(kāi)發(fā)板原理圖、PCB圖。
標(biāo)簽： stratix Altera FPGA GX
上傳時(shí)間： 2014-01-22
上傳用戶：18707733937
本白皮書(shū)介紹 stratix V FPGA 是怎樣幫助用戶提高帶寬同時(shí)保持其成本和功耗預(yù)算不變。在工藝方法基礎(chǔ)上，Altera 利用 FPGA 創(chuàng)新技術(shù)超越了摩爾定律，滿足更大的帶寬要求，以及成本和功耗預(yù)算。Altera stratix ® V FPGA 通過(guò) 28-Gbps 高功效收發(fā)器突破了帶寬限制，支持用戶使用嵌入式 HardCopy ®模塊將更多的設(shè)計(jì)集成到單片F(xiàn)PGA中，部分重新配置功能還提高了靈活性。
標(biāo)簽： stratix FPGA 28 創(chuàng)新技術(shù)
上傳時(shí)間： 2013-10-08
上傳用戶：壞天使kk
本資料是關(guān)于Altera公司 stratix V GX FPGA開(kāi)發(fā)板電路圖的資料。資料包括開(kāi)發(fā)板原理圖、PCB圖。
標(biāo)簽： stratix Altera FPGA GX
上傳時(shí)間： 2013-10-25
上傳用戶：風(fēng)為裳的風(fēng)
4-7segment led display Verilog code. Implemented at stratix EP1S25 DSP development board.
標(biāo)簽： Implemented development segment display
上傳時(shí)間： 2014-01-12
上傳用戶：水中浮云
Interpolation FIR Design Example for stratix Devices
標(biāo)簽： Interpolation Example Devices stratix
上傳時(shí)間： 2014-01-19
上傳用戶：zhouli
在stratix里實(shí)現(xiàn)快速傅立葉變換的具體源碼，以及優(yōu)化說(shuō)明
上傳時(shí)間： 2015-12-30
上傳用戶：LIKE
本文主要分析了FIR數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點(diǎn),簡(jiǎn)要介紹了FIR濾波器實(shí)現(xiàn)的方式優(yōu)缺點(diǎn) 結(jié)合Altera公司的stratix系列產(chǎn)品的特點(diǎn),以一個(gè)基于MAC的8階FIR數(shù)字濾波器的設(shè)計(jì)為例,給出了使用Verilog硬件描述語(yǔ)言進(jìn)行數(shù)字邏輯設(shè)計(jì)的過(guò)程和方法,并且在QuartusⅡ的集成開(kāi)發(fā)環(huán)境下編寫(xiě)HDL代碼,進(jìn)行綜合 利用QuartusⅡ內(nèi)部的仿真器對(duì)設(shè)計(jì)做脈沖響應(yīng)仿真和驗(yàn)證。
標(biāo)簽： FIR stratix Altera MAC
上傳時(shí)間： 2017-01-24
上傳用戶：Miyuki
This document gives the code for programming a CC2500 transceiver using Altera stratix FPGA. The FPGA and CC2500 are connected through SPI mode with the FPGA as the master and CC2500 as the slave.
標(biāo)簽： programming transceiver document stratix
上傳時(shí)間： 2014-01-15
上傳用戶：wuyuying
DDR2 SDRAM是目前內(nèi)存市場(chǎng)上的主流內(nèi)存。除了通用計(jì)算機(jī)系統(tǒng)外，大量的嵌入式系統(tǒng)也紛紛采用DDR2內(nèi)存，越來(lái)越多的SoC系統(tǒng)芯片中會(huì)集成有DDR2接口模塊。因此，設(shè)計(jì)一款匹配DDR2的內(nèi)存控制器將會(huì)具有良好的應(yīng)用前景。 論文在研究了DDR2的JEDEC標(biāo)準(zhǔn)的基礎(chǔ)上，設(shè)計(jì)出DDR2控制器的整體架構(gòu)，采用自項(xiàng)向下的設(shè)計(jì)方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語(yǔ)言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執(zhí)行模塊和數(shù)據(jù)通道模塊的RTL級(jí)設(shè)計(jì)。根據(jù)在設(shè)計(jì)中遇到的問(wèn)題，對(duì)DDR2控制器的整體架構(gòu)進(jìn)行改進(jìn)與完善。在分析了Altera數(shù)字PHY的基本性能的基礎(chǔ)上，設(shè)計(jì)DDR2控制器與數(shù)字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗(yàn)證平臺(tái)，針對(duì)設(shè)計(jì)的具體功能進(jìn)行仿真驗(yàn)證，并實(shí)現(xiàn)在Altera stratix II GX90開(kāi)發(fā)板上對(duì)DDR2存儲(chǔ)芯片基本讀/寫(xiě)操作控制的FPGA功能演示。 論文設(shè)計(jì)的DDR2控制器的主要特點(diǎn)是： 1.支持?jǐn)?shù)字PHY電路，不需要實(shí)際的硬件電路就完成DDR2控制器與DDR2存儲(chǔ)芯片之間的物理層接口，節(jié)約了設(shè)計(jì)成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來(lái)，簡(jiǎn)化了具體操作。 3.支持多個(gè)DDR2存儲(chǔ)芯片，使得DDR2控制器的應(yīng)用范圍更為廣闊。 4.支持DDR2的三項(xiàng)新技術(shù)，充分發(fā)揮DDR2內(nèi)存的特性。 5.自動(dòng)DDR2刷新控制，方便用戶對(duì)DDR2內(nèi)存的控制。
上傳時(shí)間： 2013-06-10
上傳用戶：ynzfm
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
