近年來，嵌入式技術發(fā)展迅速，已經滲透到工業(yè)控制、智能設備以及電子消費品等人們日常生活的各個領域，而Internet技術也取得了巨大的發(fā)展，為人們所廣為接受，于是嵌入式技術和Internet技術相結合形成的嵌入式Internet技術適時地出現了，并且成為實現遠程控制、信息共享的關鍵技術。 本文首先闡述了課題研究的背景、目的和意義，以及嵌入式TCP/IP協議棧研究的現狀，然后分析了嵌入式操作系統(tǒng)μ C/OS-Ⅱ的工作原理并描述了把它移植到LPC2210上的過程，為嵌入式TCP/IP協議棧實現提供了操作系統(tǒng)支持。接著，針對嵌入式協議棧的特殊需求，詳細分析并采用了零拷貝技術、跨層技術等對LwIP協議棧進行了有效的裁剪和優(yōu)化，結合μ C/PS-Ⅱ設計了一種緊湊的協議棧工作模型和內存管理機制。并且結合μ C/OS-Ⅱ設計了協議棧的工作模型和內存管理機制。在驅動程序的基礎上實現了對LwIP中的IP協議、ARP協議、ICMP協議、UDP協議和TCP協議等幾個協議棧的裁剪和優(yōu)化。并分析了它們的安全漏洞及基于這些漏洞的攻擊方式，在這個基礎上提出了如攻擊檢測算法等填補漏洞和抵抗攻擊的一些技術和措施。最后在目標板上成功移植了優(yōu)化后的LwIP。 本文同時還設計了一種能夠提供足夠多軟定時器資源的算法。在不需要操作系統(tǒng)支持的情況下，軟定時器可以給多任務的系統(tǒng)提供足夠的定時服務，而且不影響中斷處理時間。并且具有自動回調功能，啟動一次以后就可自動調用定時器。此軟定時器使用方便且易移植，大大方便了本課題多次使用定時器的需要。課題結合具體項目“蓄電池狀態(tài)記錄儀的設計”，分析了它的各個功能模塊，設計了其系統(tǒng)結構。對各個功能模塊的設計與實現進行了代碼編寫和測試，借助于TFTP服務器實現了基于協議的嵌入式目標板和PC機間的網絡通信。 本課題經過幾個月的軟硬件設計和現場測試，已實現了最初的設計目標。構建出了實驗硬件平臺和一個多任務多協議的基本實時系統(tǒng)框架。以后的開發(fā)者可以不必深入了解μ C/OS-Ⅱ實時操作系統(tǒng)和嵌入式TCP/IP協議棧的情況下就可以方便的創(chuàng)建一個嵌入式網絡控制系統(tǒng)，并能在平臺上開發(fā)其它的應用任務，為以后的研究提供了參考并奠定了基礎。
上傳時間： 2013-04-24
上傳用戶：www240697738
S7-200中文手冊，對用這個人應該會有點幫助
上傳時間： 2013-06-24
上傳用戶：mqien
軟件無線電是二十世紀九十年代提出的一種實現無線通信的體系結構，被認為是繼模擬通信、數字通信之后的第三代無線電通信技術。它的中心思想是：構造一個開放性、標準化、模塊化的通用硬件平臺，并使寬帶模數和數模轉換器盡可能靠近天線，從而將各種功能，如工作頻段、調制解調類型、數據格式、加密模式、通信協議等用軟件來完成。 本論文首先介紹了軟件無線電的基本原理和三種結構形式，綜述了軟件無線電的幾項關鍵技術及其最新研究進展。其中調制解調模塊是軟件無線電系統(tǒng)中的重要部分，集中體現了軟件無線電最顯著的優(yōu)點——靈活性。目前這一部分的技術實現手段多種多樣。隨著近幾年來芯片制造工藝的飛速發(fā)展，可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構能力，成為實現軟件無線電技術的重要手段。 本論文調制解調系統(tǒng)的設計，選擇有代表性的16QAM和QPSK兩種方式作為研究對象，采用SystemView軟件作為系統(tǒng)級開發(fā)工具進行集成化設計。在實現系統(tǒng)仿真和FPGA整體規(guī)劃后，著重分析用VHDL實現其中關鍵模塊以及利用嵌入FPGA的CPU核控制調制解調方式轉換的方法。同時，在設計中成功地調用了Xilinx公司的IP核，實現了設計復用。由于FPGA內部邏輯可以根據需要進行重構，因而硬件的調試和升級變得很容易，而內嵌CPU使信號處理過程可以用軟件進行控制，充分體現了軟件無線電的靈活性。 通過本論文的研究，初步驗證了在FPGA內實現數字調制解調過程及控制的技術可行性和應用的靈活性，并對將來的擴展問題進行了研究和討論，為實現完整的軟件無線電系統(tǒng)奠定了基礎。
上傳時間： 2013-04-24
上傳用戶：libenshu01
介紹了西門子S7–200 系列 PLC 的自由口通信模式及在Windows 環(huán)境下應用VC++6.0 實現PC 機與PLC串行通信的編程方法，開發(fā)了玻璃器皿沖壓機上位機監(jiān)控系統(tǒng)。實際運行證明，該監(jiān)控系
上傳時間： 2013-06-28
上傳用戶：branblackson
基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優(yōu)點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態(tài)范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數據，具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在，高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩(wěn)定的高階高精度調制器的設計流程；并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創(chuàng)新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明，與其他常見的∑-△調制器實現結構相比，本方案具有結構簡單、運算單元少等優(yōu)點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變?yōu)楣母偷?階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創(chuàng)新之處。 目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
西門子S7-200 PLC通訊協議PPI的C語言實現
上傳時間： 2013-04-24
上傳用戶：kiklkook
PCF8591數碼資料
上傳時間： 2013-11-21
上傳用戶：3294322651
Abstract: This application note describes how sampling clock jitter (time interval error or "TIE jitter") affectsthe performance of delta-sigma digital-to-analog converters (DACs). New insights explain the importanceof separately specifying low-frequency (< 2x passband frequency) and high-frequency or wideband (> 2xpassband frequency) jitter tolerance in these devices. The article also provides an application example ofa simple highly jittered cycle-skipped sampling clock and describes a method for generating a properbroadband jittered clock. The document then goes on to compare Maxim's audio DAC jitter tolerance tocompetitor audio DACs. Maxim's exceptionally high jitter tolerance allows very simple and low-cost sampleclock implementations.
上傳時間： 2013-10-25
上傳用戶：banyou
針對當今職業(yè)院校PLC教學中，主要側重于梯形圖、語句表、順序功能圖的程序設計，而忽略了PLC控制系統(tǒng)的整體設計，造成學生不能真正學懂PLC的問題，通過一個完整的基于S7-200可編程控制器和組態(tài)王6.53軟件的遠程監(jiān)控十字路口交通燈模擬系統(tǒng)設計實例，闡述了學生完成系統(tǒng)設計在PLC課程學習中的作用在于，有利于進一步調動學生自主學習的積極性，有利于全面理解和掌握理論知識，使學生真正掌握PLC。
標簽： PLC 系統(tǒng)設計
上傳時間： 2013-10-16
上傳用戶：tyler
PID控制器由比例單元(P)、積分單元(I)和微分單元(D)組成。其輸入e (t)與輸出u (t)的關系為 u(t)=kp[e(t)+1/TI∫e(t)dt+TD*de(t)/dt] 式中積分的上下限分別是0和t 因此它的傳遞函數為：G(s)=U(s)/E(s)=kp[1+1/(TI*s)+TD*s] 其中kp為比例系數; TI為積分時間常數; TD為微分時間常數.
上傳時間： 2013-11-04
上傳用戶：jiiszha
