在EDA中，基于數(shù)字頻率合成器的FPGA實(shí)現(xiàn)
標(biāo)簽： FPGA EDA 數(shù)字頻率合成器
上傳時(shí)間： 2013-09-04
上傳用戶：hanli8870
差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來越廣泛，差分線大多為電路中最關(guān)鍵的信號(hào)，差分線布線的好壞直接影響到PCB板子信號(hào)質(zhì)量。
標(biāo)簽： Differential Allegro Signal 差分信號(hào)
上傳用戶：jennyzai
用VHDL語言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法
標(biāo)簽： VHDL CPLD FPGA 語言
上傳時(shí)間： 2013-09-05
上傳用戶：life840315
DDS在現(xiàn)在運(yùn)用月來越廣泛，在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相位連續(xù)性、正交輸出、高分辨力以及集成化等方面都遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。利用DDS技術(shù)可以很方便地實(shí)現(xiàn)多種信號(hào)。在FPGA上實(shí)現(xiàn)的DDS
標(biāo)簽： DDS
上傳用戶：qwer0574
用VHDL語言在CPLD上實(shí)現(xiàn)串行通信
標(biāo)簽： VHDL CPLD 語言 串行通信
上傳時(shí)間： 2013-09-06
上傳用戶：q3290766
在Allegro中等長(zhǎng)設(shè)置的高級(jí)應(yīng)用\r\n――Memory部分等長(zhǎng)設(shè)置
標(biāo)簽： Allegro Memory 等長(zhǎng)設(shè)置 分
上傳用戶：VRMMO
Allegro 里面如何在端接匹配的情況下調(diào)等長(zhǎng)線
標(biāo)簽： Allegro 端接 等長(zhǎng)線
上傳用戶：gdgzhym
skill語言在Cadence平臺(tái)二次開發(fā)中大量使用，在IC設(shè)計(jì)中也有應(yīng)用。\r\n本文關(guān)鍵詞：SKILL Cadence SKILL開發(fā)程序源碼大集合，共有84個(gè)功能實(shí)現(xiàn)
標(biāo)簽： Cadence skill 語言 二次開發(fā)
上傳時(shí)間： 2013-09-09
上傳用戶：qingzhuhu
skill語言在Cadence平臺(tái)二次開發(fā)中大量使用，在IC設(shè)計(jì)中也有應(yīng)用。\r\n本文關(guān)鍵詞：SKILL Allegro二次開發(fā)參考 API函數(shù)
上傳用戶：edisonfather
Protel 99 Lib.ddb 在Protel99Se下專業(yè)庫(kù)。包括原理圖和PCB庫(kù)
標(biāo)簽： Protel 99 Lib PCB
上傳時(shí)間： 2013-09-10
上傳用戶：feitian920
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
